[发明专利]用于从共同时钟信号产生同步时钟信号的方法和设备

说明书

技术领域

本发明大体上涉及数字电路，且更明确地说，涉及在数字电路中产生同步时钟信号。

背景技术

同步数字电路是一种其中所述同步数字电路的部分(例如，寄存器、逻辑门等)通过时钟信号(本文称之为“时钟”)而同步的数字电路。举例来说，当时钟改变状态时(例如，在时钟的上升沿期间)，同步数字电路的这些部分通常一齐改变状态。常规的同步数字电路通常包含参考时钟，从所述参考时钟产生多个具有不同频率的时钟。然而，与从参考时钟产生多个时钟(具有不同频率)相关联的常见问题是，所述多个时钟不会趋向于相对于彼此而同步，例如所述多个时钟的上升沿并不相对于彼此而大体上对准。

发明内容

一般来说，在一个方面，本说明书描述一种系统，其包含：参考时钟，用以产生具有第一频率的参考时钟信号；第一预分频器，其用以接收所述参考时钟信号，并产生第一输出时钟信号，所述第一输出时钟信号具有相对于参考时钟信号的第一频率的预定频率；以及第二分频器，其用以接收所述第一输出时钟信号，并产生第二输出时钟信号，所述第二输出时钟信号具有相对于第一输出时钟信号的第一预定频率的第二预定频率。第一输出时钟信号大体上与第二输出时钟信号同步。

特定实施方案可包含以下特征中的一者或一者以上。第一预分频器可基于与所述第一预分频器相关联的除数而产生具有所述预定频率的第一输出时钟信号。所述与第一预分频器相关联的除数可由软件在运行时间配置。所述系统可进一步包含第三预分频器，其用以接收第二输出时钟信号，并产生第三输出时钟信号，所述第三输出时钟信号具有相对于第二输出时钟信号的第二预定频率的第三预定频率。第三输出时钟信号可大体上与第一输出时钟信号和第二输出时钟信号中的每一者同步。第一输出时钟信号可具有相对于参考时钟信号的周期为2的幂的周期。第二输出时钟信号可具有相对于第一输出时钟信号的周期为2的幂的周期。第三输出时钟信号可具有相对于第二输出时钟信号的周期为2的幂周期。第一输出时钟信号、第二输出时钟信号和第三输出时钟信号中的每一者可具有上升沿，所述上升沿相对于彼此大体上对准。第一预分频器、第二预分频器和第三预分频器中的每一者可分别包括多个纹波计数器，以产生第一输出时钟信号、第二输出时钟信号和第三输出时钟信号。第一预分频器、第二预分频器和第三预分频器中的每一者可分别基于未经分频的时钟信号而产生第一输出时钟信号、第二输出时钟信号和第三输出时钟信号。第一预分频器、第二预分频器和第三预分频器的所述多个纹波计数器可经配置以重构所述未经分频的时钟信号，以用于输出到下一个预分频器。可在数字电路内实施所述系统。所述数字电路可形成微控制器、非易失性存储器、逻辑、射频(RF)组件或传感器的一部分。

一般来说，在另一方面，本说明书描述一种用于从参考时钟信号产生多个时钟信号的方法。所述方法包含：产生具有第一频率的参考时钟信号；使用第一预分频器产生第一输出时钟信号；以及使用第二预分频器产生第二输出时钟信号。第一输出时钟信号具有相对于参考时钟信号的第一频率的第一预定频率，且第二输出时钟信号具有相对于第一输出时钟信号的第一预定频率的第二预定频率。第二输出时钟信号大体上与第一输出时钟信号同步。

特定实施方案可包含以下特征中的一者或一者以上。产生第一输出时钟信号可包含基于与第一预分频器相关联的除数而产生具有第一预定频率的第一输出时钟信号。所述方法可进一步包含：在运行时间期间配置所述与第一预分频器相关联的除数，以改变第一输出时钟信号的第一预定频率。配置所述与第一预分频器相关联的除数可包括：通过软件基于用户输入而配置所述除数。所述方法可进一步包含：使用第三预分频器产生第三输出时钟信号，其中所述第三输出时钟信号具有相对于第二输出时钟信号的第二预定频率的第三预定频率。第三输出时钟信号可大体上与第一输出时钟信号和第二输出时钟信号中的每一者同步。