[发明专利]具有转换速率偏移的输出缓冲器和包括其的源极驱动器

权利要求书

1.一种输出缓冲器，包括：

差分输入电路，配置为将通过正输入端和负输入端输入的差分电压信号转换成差分电流信号，并配置为输出该差分电流信号，该差分输入电路包括多个PMOS晶体管和多个NMOS晶体管；以及

转换速率匹配电路，配置为补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。

2.如权利要求1所述的输出缓冲器，还包括：

电流求和电路，配置为将从差分输入电路输出的差分电流信号和从浮动电流源输出的浮动电流信号求和，该电流求和电路配置为产生预定的偏置电流；以及

输出电路，配置为响应于从电流求和电路输出的偏置电流，并配置为放大差分电压信号，以输出被放大的差分电压信号。

3.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路还包括补偿电容器器，其具有与第一寄生电容器的分量和第二寄生电容器的分量之间的差值对应的电容。

4.如权利要求3所述的输出缓冲器，其中，该电容器是无源元件和有源元件中的至少一种。

5.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路还包括补偿电容器器，其具有与PMOS晶体管的栅极宽度和NMOS晶体管的栅极宽度之间的差值对应的电容。

6.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路连接在差分输入电路和地电压之间。

7.如权利要求6所述的输出缓冲器，其中，差分输入电路包括通过第一晶体管连接于地电压的第一差分放大器、以及通过第二晶体管连接于地电压的第二差分放大器，以及

转换速率匹配电路，连接在第一差分放大器和地电压之间，并且该转换速率匹配电路与第一晶体管并联连接。

8.如权利要求7所述的输出缓冲器，其中，第一差分放大器包括两个差分晶体管，其源极彼此连接，以及

转换速率匹配电路连接在差分晶体管的源极端和第一晶体管的源极端之间。

9.如权利要求6所述的输出缓冲器，还包括电流求和电路，配置为将从差分输入电路输出的差分电流信号和从包括在输出缓冲器中的浮动电流源输出的浮动电流信号求和，以输出求和的信号，

其中，该电流求和电路包括第一电流镜电路和第二电流镜电路，第一电流镜电路连接在电源电压和浮动电流源之间，第二电流镜电路连接在地电压和浮动电流源之间。

10.如权利要求9所述的输出缓冲器，其中第一电流镜电路配置为接收从第一差分放大器输出的第一差分电流信号，第二电流镜电路配置为接收从第二差分放大器输出的第二差分电流信号。

11.如权利要求1所述的输出缓冲器，还包括输出电路，其配置为响应于预定的偏置电流，并配置为放大输入到输出缓冲器的差分输入电路中的差分电压信号，以输出该被放大的差分电压信号，以及

连接在输出电路和地电压之间的转换速率匹配电路。

12.如权利要求11所述的输出缓冲器，其中输出电路包括第一晶体管和第二晶体管，以及

转换速率匹配电路，连接在第二晶体管和地电压之间。

13.如权利要求12所述的输出缓冲器，其中第一和第二晶体管的源极连接至电源电压，第一和第二晶体管的漏极彼此连接，并且第一和第二晶体管的栅极分别接收偏置电流，并且

转换速率匹配电路连接在第二晶体管的栅极和地电压之间。

14.如权利要求11所述的输出缓冲器，还包括电流求和电路，其配置为将从差分输入电路输出的差分电流信号和从包括在输出缓冲器中的浮动电流源输出的浮动电流信号求和，以输出求和的信号，

其中，该电流求和电路包括第一电流镜电路和第二电流镜电路，第一电流镜电路连接在电源电压和浮动电流源之间，并且第二电流镜电路连接在地电压和浮动电流源之间。

15.如权利要求14所述的输出缓冲器，其中第一电流镜电路配置为输出第一偏置电流至包括在输出电路中的第一晶体管的栅极，并且第二电流镜电路配置为输出第二偏置电流至包括在输出电路中的第二晶体管的栅极。

16.如权利要求15所述的输出缓冲器，其中转换速率匹配电路连接在第二电流镜电路和地电压之间。