[发明专利]用于X射线设备的图像处理系统

说明书

技术领域

本发明涉及一种用于X射线设备等的图像处理系统。

背景技术

在用于显示血管(血管造影)的X射线系统中，产生X射线脉冲的序列，利用该序列透视人体。在图像拍摄系统(图像放大器、平面图像检测器等)中，利用技术装置为每个这种X射线脉冲产生一幅对应于X射线吸收率的“图像”。对于这样的图像序列的其它源可以来自于存储单元或外部信号源(还有其它模件，如MR、CT、超声波等)。随后在图像处理系统(BVS)中对这些数字化的X射线图像进行处理，其中，采用不同的改进图像的算法。经这样处理的图像又以时间序列被显示在显示器上用于诊断。

BVS的特点在于，X射线脉冲的频率可以是固定的或可变的，并且典型地在每秒1-60幅图像的范围内变动。对于BVS要求从图像信息由图像拍摄系统进入到这些图像显示在显示器上仅允许在预先给定的特定时间段内，即所谓的BVS等待时间。

此外还要求BVS能将当前检查的图像数据同时存储在永久存储器(如硬盘)中。这样，在稍后的时刻就可以重新通过BVS的不同算法，必要时还通过与在原始拍摄时不同的其它算法或对算法的其它参数化来处理这些图像数据，在此仍须保持原始的图像重复率。在另一应用情况中还考虑以更高或更低的速度来再现。

图1示出典型的应用，其中示出根据现有技术的BVS。不同的算法由图像源BQ分布到不同的计算单元PE1、PE2.1、PE2.2，PE3.1、PE3.2、PE4和存储器以及最终的数据接收点DS。

在图1所示的这样的BVS的实现中，出现以下困难：

1.各算法的计算持续时间可以非常不同。各算法所需的计算持续时间之间可能存在10的若干次幂的差别。

2.算法处理所需的整体计算能力非常高。通常无法由一台单独的处理器来实现。

3.分布到多处理器系统不是那么简单。通常由于输入图像数据的严格时序，人们常常采用刚性定时的系统，其中时钟与图像序列的频率相同、或数倍于图像序列频率或为其一部分。

4.如在数据不是来自于图像拍摄系统(实况)而是来自于永久存储器(重放)时，在不同应用中处理链的配置可以非常不同。

由于所需的高计算能力，所谓的“定制电路”(ASIC)尤其适合于用于实施算法。设计这样的电路的费用巨大，制造成本仅在产量很大时才会有收益。这样的电路不能在事后更改，如当找到改进的算法时。

在在可编程逻辑模块(FPGA)中实现时，在低得多的产量下就可以得到成本回报。开发费用也远远低于ASIC的开发费用。但由于FPGA预先给定数目的可用逻辑元件大大限制了算法的可扩展性。逻辑电路的开发不是简单的事情，只有专家才能掌握。

采用可编程处理器(通用处理器CPU或信号处理器DSP)可以得到极大的简化。典型地，在BVS中使用多个处理图像数据的处理器。通过将整个任务分布到多个处理器上来达到所需的计算能力。在此常常构成处理器的流水线，如图1所示。采用多处理器的公知技术是将处理步骤前后连接(串行)并将数据分布到多个同时工作的处理级(分解)上，在此各子结果通过交叉又被组合在一起。

图1所示的计算单元PE1，PE2.1，…(处理单元)可以是不同的计算单元，如ASIC、FPGA、DSP、通用处理器、微控制器、路由器、外设控制器等。在以图1所示装置为例的迄今的解决方案中，通过各计算单元PE的物理连接形成数据流的特定拓扑结构。在设计阶段将算法分配给计算单元，其中须考虑拓扑结构、计算能力、数据传输和对各阶段等待时间的要求以及整个处理。迄今的措施一般导致将算法直接映射到对应的计算单元PE上，如图1所示结构的情况。该直接对应一般被认为是算法序列的“自然”实现。相应地构成数据通路并且PE之间直接连接。

发明内容

因此本发明要解决的技术问题是，提出一种改进的图像处理系统，其可以非常灵活地与新的算法相匹配，没有长的等待时间，可简单生产的，并且由此是低成本的。

本发明的新措施基于“分组交换网络”的体系结构。该体系结构的中心组件是一个模块(“开关”组件)，数据流可以来自于或被导向连接的用户，在此这些数据流彼此之间不相妨碍。数据流被视为基本单元、即所谓的数据分组的时间序列。可以用不同的方法和协议来构造分组交换的“开关”。广泛使用的例如有以太网、InfiniBand、RapidIO。在此重要的是，在用户之间不是通过物理的导线连接并仅传输有效数据，而是对每个数据分组还附加将分组从发送者转发给接收者所需的和/或有用的发送者和接收者信息以及其它管理信息。所产生的物理拓扑结构为星形结构。