[发明专利]半导体元件及其制作方法

说明书

技术领域

本发明披露一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件 及其制作方法，尤指一种可降低多晶硅电阻结构高度，并使多晶硅电阻顶部 低于金属栅极晶体管顶部的方法。

背景技术

在半导体产业中，由于多晶硅材料具有抗热性质，因此在制作典型金属 氧化物半导体(MOS)晶体管时通常会使用多晶硅材料来制作晶体管的栅极 电极，使其源极与漏极区域得以在高温下一起进行退火。其次，由于多晶硅 能够阻挡以离子注入所掺杂的原子进入沟道区域，因此在栅极图案化之后能 容易地形成自对准的源极与漏极区域。

然而，多晶硅栅极仍有许多缺点。首先，与大多数金属材料相比，多晶 硅栅极是以高电阻值的半导体材料所形成。这造成多晶硅栅极以比金属栅极 低的速率在操作。为了弥补高电阻与其相应的较低操作速率，多晶硅材料通 常需要大量的昂贵的硅化金属处理，使其操作速率可提升至可接受的范围。

其次，多晶硅栅极容易产生空乏效应(depletion effect)。严格来说，目前 多晶硅的掺杂浓度只能达到约2×20²⁰/cm³到约3×10²⁰/cm³的范围。在栅极 材料中的掺杂浓度需要至少达到5×10²¹/cm³的条件下，由于掺杂浓度上的 限制，当多晶硅栅极受到偏压时，缺乏载流子，使靠近多晶硅栅极与栅极介 电层的界面上就容易产生空乏区。此空乏效应除了会使等效的栅极介电层厚 度增加，又同时造成栅极电容值下降，进而导致元件驱动能力衰退等困境。 故目前便有新的栅极材料被研制生产，例如利用功函数(work function)金属 来取代传统的多晶硅栅极。

双功函数金属栅极一方面需要与NMOS元件搭配，另一方面则需与 PMOS元件搭配，因此使得相关元件的集成技术以及工艺控制更形复杂，且 各材料的厚度与成分控制要求亦更形严苛。在这个严苛的工艺环境下，如何 在制作双功函数金属栅极时又同时集成其他例如电容或电阻等无源元件的 工艺，而同时达到降低成本与完成具有竞争力产品的作法即为现今一重要课 题。

发明内容

因此本发明的主要目的为提供一种制作出具有金属栅极晶体管与多晶 硅电阻结构的半导体元件的方法。

根据本发明的优选实施例，本发明所披露制作具有金属栅极晶体管与多 晶硅电阻结构的半导体元件的方法主要是先提供一基底，且基底上定义有一 晶体管区以及一电阻区。然后形成一多晶硅层于基底上并覆盖晶体管区及电 阻区。接着去除电阻区的部分多晶硅层，并图案化多晶硅层，使电阻区的多 晶硅层表面低于晶体管区的多晶硅层表面而形成一高低差。

本发明另披露一种具有金属栅极晶体管与多晶硅电阻结构的半导体元 件，其包含有一基底，且基底上定义有一晶体管区以及一电阻区；一晶体管 设于该晶体管区，且该晶体管包含有一金属栅极结构；以及一多晶硅电阻设 于该电阻区，且该多晶硅电阻的高度低于该金属栅极结构的高度。

本发明又披露另一种具有金属栅极晶体管与多晶硅电阻结构的半导体 元件，其包含有一基底，该基底上定义有一晶体管区以及一电阻区；一晶体 管设于该晶体管区，该晶体管包含有一截头金属栅极结构(truncated metal gate)；以及设于该电阻区的一多晶硅电阻结构，且该多晶硅电阻结构的顶部 与该截头金属栅极结构的顶部齐平。

附图说明

图1至图14为本发明优选实施例制作一具有金属栅极晶体管与多晶硅 电阻结构的半导体元件的示意图。

图15为本发明另一实施例具有金属栅极晶体管与多晶硅电阻的结构示 意图。

附图标记说明

12    基底                    14    NMOS晶体管区

16    PMOS晶体管区            18    电阻区

22    浅沟隔离结构            24    栅极绝缘层

26    多晶硅层                28    图案化光致抗蚀剂层

30    掩模层                  32    多晶硅栅极

34    多晶硅电阻              36    轻掺杂漏极