[发明专利]电源电路及显示装置

说明书

技术领域

本发明涉及电源电路及具备该电源电路的显示装置。

背景技术

自以往以来，在通过低温多晶硅TFT(Thin Film Transistor，薄膜晶体管)制造过程所制造的有源矩阵型液晶显示装置中，为了降低驱动信号IC的成本，在液晶面板的玻璃衬底上形成有电源电路，该电源电路产生用以控制像素TFT的导通(on)/关断(off)的电源电位。

在所述电源电路中，具有：使作为输入电位的正电源电位VDD变为2倍而产生2VDD的电荷泵(charge pump)方式的正电源产生电路、及使正的电源电位VDD变为-1倍而产生负的电源电位-VDD的电荷泵方式的负电源产生电路。

所述正电源产生电路、负电源产生电路具备经串联连接的多个电荷传送晶体管、及耦合于电荷传送晶体管的连接节点的快速电容器。再者，与施加于快速电容器的时钟频率同步，而切换电荷传送晶体管，由此经由电荷传送组件将电荷从输入侧传送至输出侧。

将上述的电源电路内建在玻璃衬底上的有源矩阵型液晶显示装置记载于专利文件1。

专利文件1：日本特开2004-146082号公报

发明内容

发明欲解决的问题

然而，在上述的电源电路中，在时钟频率反转时，有在电荷传送晶体管中产生不必要的直通电流的情形。如果产生不必要的直通电流，则电源电路的效率降低，而导致输出电位的不足或消耗电力的增加。

解决问题的方案

本发明的电源电路的特征为，具备：经串联连接的第一及第二电荷传送晶体管；第一配线，用以将输入电位提供至前述第一电荷传送晶体管的源极；输出电容器，其连接于前述第二电荷传送晶体管的漏极；及快速电容器，其一方端子经由第二配线连接于前述第一电荷传送晶体管与第二电荷传送晶体管的连接节点，而在另一方端子施加有时钟频率；前述第一配线的电阻值比前述第二配线的电阻值大。

发明的效果

依据本发明的电源电路，可抑制时钟频率反转时所产生的不必要的直通电流，并可抑制输出电位的不足、消耗电力的增加。

附图说明

图1是依据本发明的第一实施方式及第二实施方式的电源电路的电路图。

图2是表示依据本发明的第一实施方式及第二实施方式的正电源产生电路的动作的波形图。

图3是表示依据本发明的第一实施方式及第二实施方式的电源电路的配线的布局图。

图4是表示依据本发明的第一实施方式及第二实施方式的负电源产生电路的动作的波形图。

图5是依据本发明的第三实施方式的电源电路的电路图。

图6是依据本发明的第四实施方式的电源电路的电路图。

符号说明

1正电源产生电路          2负电源产生电路

3、3A驱动器IC            4缓冲电路

11、12、13、14、21、22、23、24配线

100玻璃衬底              C1、C2、C11、C12快速电容器

C3、C13输出电容器        DCCLK时钟频率

HCLK水平时钟频率         I1、I2、I3、I4直通电流

MP1、MP2、MP11、MP12 P沟道型电荷传送晶体管

MN1、MN2、MN11、MN12 N沟道型电荷传送晶体管

P1、P2、P3、P11、P13端子

R1、R2、R3、R4、R11、R12、R13、R14电阻值

V1、V2、V3、V4电位        VBB输出电位(电源端子)

VCLK垂直时钟频率          VDD电源电位(接地端子)

VPP输出电位               VSS接地电位

W1、W2、W3、W4配线宽度    XDCCLK时钟频率

具体实施方式

第一实施方式

图1是显示第一实施方式的电源电路的电路图。所述电源电路是由：根据正的输入电位VDD而产生正的输出电位VPP＝2VDD的正电源产生电路1、及用以产生负的输出电位VBB＝-VDD的负电源产生电路2所构成。驱动器IC 3产生电源电位VDD(本发明的“输入电源”的一例)、接地电位VSS、及专用的时钟频率并提供至这些电路。所产生的电源电位2VDD、-VDD作为电源电位提供至用以产生控制配置于像素区域的各像素的像素TFT的导通/关断的垂直扫描信号的垂直驱动电路。