[发明专利]一种形成半导体器件微图案的方法无效
申请号: | 200810089930.3 | 申请日: | 2008-04-09 |
公开(公告)号: | CN101471231A | 公开(公告)日: | 2009-07-01 |
发明(设计)人: | 郑宇荣 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/02;H01L21/027;H01L21/033;H01L21/311;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 形成 半导体器件 图案 方法 | ||
1.一种形成半导体器件微图案的方法,所述方法包括:
在半导体衬底上形成第一蚀刻掩模图案,在所述半导体衬底中在漏极选择线之间交替形成结区和隔离层;
在所述第一蚀刻掩模图案上形成辅助膜,其中所述辅助膜形成在所述第一蚀刻掩模图案的侧壁上,使得在相邻第一蚀刻掩模图案之间限定间隔;
在包括所述辅助膜的整个结构上形成第二蚀刻掩模膜,其中所述第一蚀刻掩模图案和所述第二蚀刻掩模膜包含基本相同的材料;
形成包括开口的第二光刻胶图案,其中所述开口平行于所述漏极选择线并暴露出位于所述漏极选择线之间的所述第二蚀刻掩模膜的部分;
利用所述第二光刻胶图案作为蚀刻掩模来蚀刻所述第二蚀刻掩模膜,其中在所述相邻第一蚀刻掩模图案之间限定的所述间隔中形成第二蚀刻掩模图案;和
除去在所述第一蚀刻掩模图案和所述第二蚀刻掩模图案之间形成的所述辅助膜,其中目标图案对应于所述半导体衬底上除去所述辅助膜的区域。
2.根据权利要求1所述的方法,还包括:
在所述第一蚀刻掩模图案形成之前,在所述半导体衬底上形成硬掩模膜;和
在所述硬掩模膜上形成蚀刻停止膜。
3.根据权利要求2所述的方法,还包括:
除去所述辅助膜之后,使用采用所述第一蚀刻掩模图案和所述第二蚀刻掩模图案的蚀刻工艺,来蚀刻所述蚀刻停止膜和所述硬掩模膜以形成硬掩模图案。
4.根据权利要求1所述的方法,其中所述第一蚀刻掩模图案的间距是目标图案的间距的两倍。
5.根据权利要求4所述的方法,其中所述目标图案之间的每一个所述第一蚀刻掩模图案的长度与每一个所述目标图案的长度相同或更长。
6.根据权利要求1所述的方法,其中形成所述第一蚀刻掩模图案包括:
在所述半导体衬底上形成第一蚀刻掩模膜和抗反射涂层;
在所述抗反射涂层上形成第一光刻胶图案,其中所述第一光刻胶图案形成为具有所述目标图案的间距的两倍的间距;
通过使用采用所述第一光刻胶图案的蚀刻工艺,图案化所述抗反射涂层和所述第一蚀刻掩模膜来形成所述第一蚀刻掩模图案;和
除去所述第一光刻胶图案和所述抗反射涂层。
7.根据权利要求1所述的方法,其中所述第一蚀刻掩模图案和所述第二蚀刻掩模图案之间的距离对应于在所述第一蚀刻掩模图案侧壁上形成的所述辅助膜的厚度。
8.根据权利要求1所述的方法,其中每一个目标图案的宽度对应于在所述第一蚀刻掩模图案侧壁上形成的所述辅助膜的厚度。
9.根据权利要求1所述的方法,其中形成多个第二蚀刻掩模图案并且所述第二蚀刻掩模图案的间距是目标图案的间距的两倍。
10.根据权利要求1所述的方法,其中除去所述辅助膜后,除去所述第二光刻胶图案。
11.根据权利要求1所述的方法,其中所述第一蚀刻掩模图案和所述第二蚀刻掩模图案包含含Si的底部抗反射涂层膜。
12.根据权利要求11所述的方法,其中使用旋涂法形成所述含Si的底部抗反射涂层膜。
13.根据权利要求1所述的方法,其中所述辅助膜包括碳聚合物膜。
14.根据权利要求1所述的方法,其中除去所述辅助膜包括用O2等离子体蚀刻所述辅助膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810089930.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造