[发明专利]资源功率控制器有效
申请号: | 200810090936.2 | 申请日: | 2008-03-28 |
公开(公告)号: | CN101359249A | 公开(公告)日: | 2009-02-04 |
发明(设计)人: | J·W·亚历山大;K·坎特;R·康纳 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F1/32 | 分类号: | G06F1/32 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 曾祥夌;刘春元 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 资源 功率 控制器 | ||
1.一种集成电路,包括:
控制资源是处于可用状态还是不可用状态的资源功率控制器,其 中,所述资源功率控制器执行何时将所述资源返回到所述可用状态的 试探估计来进行资源功率控制,所述试探估计至少部分根据数据业务 中的间隙大小的估计,所述间隙大小代表数据突发之间的时间长度,
其中,所述资源功率控制器包括:
延迟估计器电路,估计数据业务中的间隙大小,所述延迟估计器 电路包括:
误差电路,跟踪先前间隙大小估计中的误差量,所述误差电 路提供表示是否已经超过误差预算的信息;
速率电路,基于表示是否已经超过误差预算的信息来提供速 率值;以及
延迟电路,至少部分根据所述速率值来增加或减少间隙大小 的估计;
定时器,基于所述速率值来发出已经达到门限的信号;以及
解码器,响应于门限已经达到的信号来生成将资源从不可用状态 转换到可用状态的信号。
2.如权利要求1所述的集成电路,其特征在于,所述误差电路用 于提供与所述数据业务中的间隙大小的估计对应的误差值。
3.如权利要求1所述的集成电路,其特征在于,所述资源是接口 电路。
4.如权利要求3所述的集成电路,其特征在于,所述接口电路是 下列之一:
高速缓存相关接口电路;
外设部件高速接口(PCIE)电路;
全缓冲双列直插存储模块(FB-DIMM)接口电路;以及
双倍数据速率(DDR)接口电路。
5.如权利要求1所述的集成电路,其特征在于,所述资源包括集 成电路的核心逻辑。
6.如权利要求5所述的集成电路,其特征在于,所述资源是下列 之一:
处理器核;以及
存储器。
7.一种用于资源功率控制的系统,所述系统包括:
存储器;以及
耦合到所述存储器的主机,所述主机包括资源功率控制器,所述 资源功率控制器控制所述存储器是处于可用状态还是不可用状态,其 中,所述资源功率控制器执行何时将所述存储器返回到可用状态的试 探估计来进行资源功率控制,所述试探估计至少部分根据数据业务中 的间隙大小的估计,所述间隙大小代表数据突发之间的时间长度,
其中,所述资源功率控制器包括:
延迟估计器电路,估计数据业务中的间隙大小,所述延迟估计器 电路包括:
误差电路,跟踪先前间隙大小估计中的误差量,所述误差电 路提供表示是否已经超过误差预算的信息;
速率电路,基于表示是否已经超过误差预算的信息来提供速 率值;以及
延迟电路,至少部分根据所述速率值来增加或减少间隙大小 的估计;
定时器,基于所述速率值来发出已经达到门限的信号;以及
解码器,响应于门限已经达到的信号来生成将资源从不可用状态 转换到可用状态的信号。
8.如权利要求7所述的系统,还包括:
耦合在所述主机与所述存储器之间的互连。
9.如权利要求8所述的系统,其特征在于,所述互连至少部分基 于双倍数据速率(DDR)规范之一。
10.如权利要求8所述的系统,其特征在于,所述互连至少部分 基于全缓冲双列直插存储模块(FB-DIMM)规范之一。
11.一种用于资源功率控制器的方法,所述方法包括:
更新数据业务中的间隙大小的估计,所述间隙大小代表数据突发 之间的时间长度,所述更新至少部分根据与所述数据业务中的间隙大 小的前一估计关联的误差值;以及
至少部分根据所述数据业务中的间隙大小的更新的估计而令资源 从不可用状态转换到可用状态。
12.如权利要求11所述的方法,还包括:
至少部分根据所述数据业务中的间隙大小的前一估计而更新所述 误差值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810090936.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:确定车轮几何尺寸的方法和设备
- 下一篇:用于选择视频信号的用户预期部分的方法