[发明专利]带有逻辑元件粒度的冗余的可编程逻辑器件

说明书

相关申请的交叉参考

带有冗余的可编程逻辑器件(PLD)能够通过提供冗余电路 帮助增加产品产量，这种冗余电路能够用来代替器件上有缺陷的电路。 例如在一个基于行的冗余方案中，至少有一个备用逻辑行被提供给指 定的逻辑区域。如果检测到这一区域的一行有缺陷，用于根据用户的 设计配置可编程逻辑器件(PLD)的编程数据会改变来避开有缺陷的 行。换句话说，在有缺陷行后面的后续的每行取代了其下面的行，并 且最后的逻辑行被转移到冗余行。按这一方法，缺陷行被避开并被冗 余行代替。对于可编程逻辑器件(PLD)冗余的示例，参见美国专利 6,201,404、6,344,755、6,965,249与7,180,324号，这几项专利已转让给 本申请的受让人并以引用方式并入本文以满足全部目的。

技术领域

本发明主要涉及含有逻辑阵列块阵列的可编程逻辑器件 (PLD)，每个阵列块包括多个逻辑元件；而且本发明更具体地涉及 拥有逻辑元件粒度(granularity)的冗余的PLD。

背景技术

可编程逻辑器件(PLD)为半导体集成电路，其包括能够通 过编程来执行许多逻辑功能的固定逻辑电路。在半导体工业中，PLD 因为一些原因变得逐渐流行。由于芯片制造工艺的进步，专用集成电 路(ASIC)的设计已变得难以置信地复杂。这种复杂性不但增加了设 计成本，而且增加了开发特定用途设计所需的持续时间。与这一问题 相应的是，产品寿命周期正在迅速地缩短。结果，对于原始设备制造 商(OEM)来说设计并使用ASIC往往是不可行的。OEM因此越来越 依靠PLD。加工技术的相同进步也已经导致PLD有更高的密度与更快 的速度性能。高级的编程软件使得能够快速地为PLD开发复杂的逻辑 功能。此外，逻辑设计通常也能够容易地从一代PLD移植到下一代， 这更缩短了产品开发时间。与ASIC性价比的接近和产品开发时间的 缩短使许多OEM不得不使用PLD。

大部分PLD具有的芯片体系结构包括一个二维的逻辑模块阵 列。行与列的逻辑模块互连线路，通常是可变长度与速度的线路，提 供了在阵列中逻辑模块之间的信号与时钟互连。逻辑模块经常由不同 的名字来指代，例如被Altera公司(本申请的受让人)称为逻辑阵列 模块或LAB；而Xilinx公司使用的名称为可配置逻辑模块(CLB)。 在Altera结构体系中，LAB被进一步分成多个个体逻辑元件，它们被 称作逻辑元件(LE)或自适应逻辑模块(ALM)。在Xilinx体系结构 中，CLB也包括一组被称作逻辑单元或LC的逻辑元件。LE、LC或 ALM每种一般都包括诸如查找表(LUT)、用于生成寄存输出的寄存 器、加法器以及其他用于实现各种逻辑与算术功能的电路这样的元件。 为了简单，任何含有多个LE、LC或ALM的逻辑模块，无论其被组 织成LAB或CLB的形式，在此之后统称为LAB。决不可将术语“LAB” 解释为限制本发明为特定的PLD体系结构，并且本术语旨在覆盖任何 PLD体系结构，这类PLD体系结构使用成组在一个模块中的任何类型 的逻辑元件。

PLD互连包括至少两个级别：(i)提供LAB之间线路选择 的LAB互连线；(ii)提供LAB内部的线路选择的LAB内连线。关 于PLD的两级互连层次的详细解释，参见美国专利6,970,014，该专 利并入本文以满足全部目的。

具有冗余的PLD能够通过提供用来代替器件上有缺陷电路的 冗余电路来帮助提高产品产量。例如在基于行的冗余方案中，至少一 个多余的逻辑行被提供给指定的逻辑区域。如果在该区域的某一行检 测到一个缺陷，那么用于根据用户的设计配置PLD的编程数据会改变 以绕过有缺陷的行。换句话说，在有缺陷行后面的每个连续的行代替其 下面的行，并且最后的逻辑行被转移到冗余行。按这一方法，有缺陷行 被避开并被冗余行代替。对于可编程逻辑器件(PLD)的冗余的示例， 参见美国专利6,201,404、6,344,755、7,180,324号以及序列号为10/159581 的美国申请，这些已转让给本申请的受让人并以引用方式并入本文以满 足全部目的。