[发明专利]多晶粒模块化的封装结构及其封装方法

说明书

技术领域

本发明主要是提供一种半导体封装元件，更特别的是有关于多晶粒模块的封装结构及其封装方法。

背景技术

集成电路通常包含半导体晶粒(dice)且电性连接至导线架(lead-frame)，其导线架是用支撑晶粒且用以电性连接晶粒及具有电路的衬底。在此种配置的条件下，导线架和晶粒通过导线例如金线、铝线等电性连接且由塑封材料包覆住，根据晶粒的需求，也可以利用陶瓷及金属做为封装体。当微型化的需求及较快的执行速度日渐的增加，对于各种电子元件而言，多晶粒模块系统(multi-chip modulesystem；MCMs)是具有吸引人的地方。多晶粒模块系统系包含一个或多数晶粒，其可以通过印刷电路板中较长的连接路增加系统操作速度限制。此外，多晶粒模块系统可以提供一个较良好的封装效率。

一般来说，多晶粒模块系统可以设计成在单一封装体中包含一个或是多个晶粒，或者是包含相同尺寸及功能的晶粒，例如，single-linememory module(SIMM)或是single-in-line package(SIP)。就目前所得知的是半导体晶粒具有早期损害速率(early failure rate)其系作为早夭期的参考值。在所有的封装体中，此种现象常发生在多晶粒模块系统中。举例而言，多晶粒模块系统是由十个晶粒所构成，每一个晶粒其个别的良率为95％，在第一次晶粒测试时可以有超过60％的良率；当多晶粒模块系统是由二十个晶粒所构成时，每一个晶粒个别的良率为95％，但是在第一次晶粒测试时，其良率则为36％，因此，容易影响多晶粒模块系统在市场上的应用性。

发明内容

鉴于以上的问题，本发明的主要目的在于提供一种晶粒封装结构，是将多颗测试良好的晶粒(Known good die)置放在配置有线路布局的载板上，并在封装之后执行一预烧(burn-in)步骤及晶粒测试(testing)以检测是否有不良的晶粒存在，若无，则以多数颗晶粒封装以形成一多晶粒模块化的封装结构；若检测出有不良的晶粒，则将不良的晶粒移除，以形成多个各自独立的完成封装的晶粒。

据此，本发明公开一种具有多个模块化线路结构的载板，包含一正面及一背面，而位于载板正面的多个模块化线路结构中的每一个线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，载板的特征在于：多个金属端点经由载板上的穿孔相对地配置至载板的一背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接。

本发明还公开一种多晶粒模块的封装结构，包含：一载板，载板具有一正面及一背面，且载板由多个模块化线路结构所组成，多个晶粒以包晶方式与每一个模块化线路结构电性连接，每一颗晶粒具有一主动面且邻近于主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆多个晶粒及部份载板的一正面，其特征在于：位于载板正面的多个模块化线路结构中的每一个线路结构是由多条第一金属线电性连接至多个第一导电接点及多个金属端点，且多个金属端点经由载板上的穿孔而相对地配置至载板的背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中每一颗晶粒的主动面上的多个焊垫电性连接于多个第一导电接点上且曝露出部份金属端点。

本发明另公开一种晶粒封装结构，包含：一载板，具有一正面及一背面，且正面及背面上配置有电性连接的模块化线路，一晶粒是以包晶方式与正面的模块化线路电性连接，每一颗晶粒具有一主动面且邻近于主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆晶粒及载板，其特征在于：位于载板正面的模块化线路是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且多个金属端点经由载板上的穿孔相对地配置至载板的背面，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中晶粒的主动面上的多个焊垫电性连接于多个第一导电接点上且曝露出部份金属端点。