[发明专利]电平变换电路

权利要求书

1.一种电平变换电路，包括：

输出单元，该输出单元包括设置在提供有第一电源电压的第一电源端和输出端之间的第一晶体管，所述第一晶体管用于输出第一电源电平大幅值信号到输出端，该输出单元还包括设置在提供有第二电源电压的第二电源端和输出端之间的第二晶体管，所述第二晶体管用于输出第二电源电平大幅值信号到输出端；

PMOS侧电源控制单元，包含设置在第一电源端和第一晶体管之间的互相并联的第三和第四晶体管；以及

NMOS侧电源控制单元，包含设置在第二电源端和第二晶体管之间的互相并联的第五和第六晶体管，

其中，当第一晶体管被接通时，第三晶体管被接通，在第二电源电平大幅值输出信号被导致跃迁到第一电源电平大幅值输出信号之后，第三晶体管被截止，并且第四晶体管被接通，以及

当第二晶体管被接通时，在第一电源电平大幅值输出信号被导致跃迁到第二电源电平大幅值输出信号之后，第五晶体管被截止，并且第六晶体管被接通。

2.根据权利要求1的电平变换电路，其中，

在第一电源电平大幅值输出信号被导致跃迁到第二电源电平大幅值输出信号之后，第三和第六晶体管中的每一个都被接通；以及

在第二电源电平大幅值输出信号被导致跃迁到第一电源电平大幅值输出信号之后，第四和第五晶体管中的每一个都被接通。

3.根据权利要求1的电平变换电路，进一步包括：

PMOS驱动器控制单元，连接到第一晶体管的栅极端，用于接收第三电源电平小幅值输入信号和第四电源电平小幅值输入信号；以及

NMOS驱动器控制单元，连接到第二晶体管的栅极端，用于接收第三电源电平小幅值输入信号和第四电源电平小幅值输入信号；

其中，PMOS驱动器控制单元，一旦接收到第三电源电平小幅值输入信号时，则输出第四电源电平的输出信号到第一晶体管的栅极端，并且一旦接收第四电源电平小幅值输入信号时，则输出第一电源电平的输出信号到第一晶体管的栅极端，以及

其中，NMOS驱动器控制单元，通过接收第四电源电平小幅值输入信号，传输第三电源电平的输出信号到第二晶体管的栅极端，并且通过接收第三电源电平小幅值输入信号，传输第二电源电平的输出信号到第二晶体管的栅极端。

4.根据权利要求1的电平变换电路，其中，

PMOS驱动器控制单元包括：

第七晶体管，设置在提供有第四电源电压的第四电源端和第一晶体管的栅极端之间，用于输出第四电源电平输出信号到第一晶体管的栅极端；以及

第八晶体管，设置在第一电源端和第一晶体管的栅极端之间，用于输出第一电源电平输出信号到第一晶体管的栅极端，

其中，当第四电源电平输出信号被输出时，第八晶体管被截止，

当第一电源电平输出信号被输出时，第七晶体管被截止，

其中，NMOS驱动器控制单元包括：

第九晶体管，设置在提供有第三电源电压的第三电源端和第二晶体管的栅极端之间，用于输出第三电源电平输出信号到第二晶体管的栅极端；以及

第十晶体管，设置在第二电源端和第二晶体管的栅极端之间，用于输出第二电源电平输出信号到第二晶体管的栅极端，

其中，当第三电源电平输出信号被输出时，第十晶体管被截止，以及

当第二电源电平输出信号被输出时，第九晶体管被截止。

5.根据权利要求1的电平变换电路，其中，

通过使用触发信号和/或非触发信号，使PMOS驱动器控制单元与第一电源中分离，以及使NMOS驱动器控制单元与第二电源中分离。

6.一种半导体电路，其包括根据权利要求1的电平变换电路。

7.根据权利要求1的电平变换电路，进一步包括：

PMOS驱动器控制单元；

NMOS驱动器控制单元；和

输出反馈单元，

其中，PMOS驱动器控制单元和NMOS驱动器控制单元中的每一个都将小幅值输入信号进行反相并且将经反相的小幅值输入信号输出到输出单元，以及

其中，一旦接收到所述经反相后并输出的信号和/或经延迟的输出信号，PMOS侧电源控制单元和NMOS侧电源控制单元中的每一个均在输出单元与至少一个电源之间建立和/或不建立电气连续性，以便输出单元输出大幅值输出信号。

8.根据权利要求7的电平变换电路，其中，

在输出信号被延迟的时间期间内，PMOS侧电源控制单元和NMOS侧电源控制单元中的每一个都将大电流输出到输出单元。