[发明专利]集成电路的制造方法

权利要求书

1.一种集成电路的制造方法，其特征在于，至少包括：

形成多个磁性隧道结层；

蚀刻所述磁性隧道结层，以形成一磁性隧道结单元，其中该磁性隧道结单元包含一针扎层、一隧道阻挡层位于该针扎层上、以及一自由层位于该隧道阻挡层上；以及

形成一介电覆盖层在该磁性隧道结单元的多个侧壁上，该些侧壁包含该针扎层的侧壁、该隧道阻挡层的侧壁与该自由层的侧壁，其中形成该介电覆盖层的步骤与蚀刻所述磁性隧道结层的步骤是原处进行。

2.根据权利要求1所述的集成电路的制造方法，其特征在于，在蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤的间隔期间，该集成电路位于一真空环境。

3.根据权利要求2所述的集成电路的制造方法，其特征在于，蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤是在一生产机台中进行，且该生产机台具有该真空环境，其中在蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤的间隔期间，该磁性隧道结单元位于该生产机台中。

4.根据权利要求3所述的集成电路的制造方法，其特征在于，该生产机台至少包括一第一反应室、一第二反应室与一传送反应室，且其中蚀刻所述磁性隧道结层的步骤是在该第一反应室中进行，形成该介电覆盖层的步骤是在该第二反应室中进行，其中该磁性隧道结单元透过该传送反应室而从该第一反应室传送至该第二反应室。

5.根据权利要求1所述的集成电路的制造方法，其特征在于，还至少包括：

形成一硬掩膜层在所述磁性隧道结层上；以及

在蚀刻所述磁性隧道结层的步骤前，蚀刻该硬掩膜层以形成一图形化硬掩膜，其中在蚀刻该硬掩膜层的步骤与蚀刻所述磁性隧道结层的步骤的间隔期间，该集成电路位于一真空环境。

6.根据权利要求1所述的集成电路的制造方法，其特征在于，该磁性隧道结单元具有一内应力，且其中形成该介电覆盖层的步骤至少包括调整多个工艺条件，以在该介电覆盖层中产生另一应力。

7.根据权利要求6所述的集成电路的制造方法，其特征在于，在形成该介电覆盖层的步骤后，该磁性隧道结单元中的一总应力小于1MPa。

8.一种集成电路的制造方法，其特征在于，至少包括：

提供一半导体衬底；

提供一生产机台，该生产机台至少包括一第一蚀刻反应室、一第二蚀刻反应室以及一沉积反应室；

形成一下电极层在该半导体衬底上；

形成多个磁性隧道结层在该下电极层上；

形成一硬掩膜层在所述磁性隧道结层上；

在该第一蚀刻反应室中，蚀刻该硬掩膜层，以形成一图形化硬掩膜层；

在该第二蚀刻反应室中，蚀刻所述磁性隧道结层，以形成多个磁性隧道结单元，每一该磁性隧道结单元包含一针扎层、一隧道阻挡层位于该针扎层上、以及一自由层位于该隧道阻挡层上，其中蚀刻所述磁性隧道结层与蚀刻该掩膜幕层的步骤是原处进行；

在该沉积反应室中，形成一介电覆盖层在所述磁性隧道结单元上，其中该介电覆盖层覆盖所述磁性隧道结单元的多个侧壁，该些侧壁包含该针扎层的侧壁、该隧道阻挡层的侧壁与该自由层的侧壁，且其中蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤是原处进行；以及

图形化该下电极层，以形成多个下电极位于该半导体衬底上，其中所述下电极形成一阵列。

9.根据权利要求8所述的集成电路的制造方法，其特征在于，还至少包括：

形成一介电层在该介电覆盖层上；以及

去除该图形化硬掩膜层上方的该介电层与该介电覆盖层的多个部分，其中该介电覆盖层的多个剩余部分的多个上缘低于该图形化硬掩膜层的一上表面、且高于所述磁性隧道结单元的多个上表面。

10.根据权利要求8所述的集成电路的制造方法，其特征在于，还至少包括：

测定所述磁性隧道结单元的一内应力，其中该内应力是在无该介电覆盖层下所获得的应力；以及

选择形成该介电覆盖层的多个工艺条件，以在该介电覆盖层中产生一应力，其中该介电覆盖层中的该应力相反于所述磁性隧道结单元的该内应力。