[发明专利]音频模数转换器中的时钟自动检测分频器及其使用方法

权利要求书

1.一种音频模数转换器中的时钟自动检测分频器，所述的音频模数转换器设在一个硅管芯片上，主要由以下模块组成：芯片状态机CSM，接SDOUT，SCLK，LRCK管脚的音频串行口，串行控制端口，多位∑-Δ调节器DSM与动态元件匹配单元DEM，参考电压、电流产生器，主时钟模式管理器以及接MCLK管脚的时钟管理器；其特征在于所述的时钟自动检测分频器的结构为：

所述的音频模数转换器的硅管芯片上，接MCLK管脚的时钟管理器的输出外接到一个频率/电压转换器；

所述的频率/电压转换器与一个外接的电压比较器连接；

所述的电压比较器是与所述的硅管芯片上的参考电压、电流产生器相连，所述的电压比较器将频率/电压转换器的输出电压与参考电压、电流产生器的参考电压比较后判断出频率的高低；

所述的电压比较器将判断的结果送到所述的硅管芯片上的芯片状态机CSM；

所述的芯片状态机CSM记录所述的电压比较器的判断结果，并结合模式控制管脚的状态确定所述的时钟分频器的自动分频系数；

时钟分频器根据自动分频系数输出左右时钟和位时钟到芯片内部的芯片的输出管脚。

2.一种如权利要求1所述的音频模数转换器中的时钟自动检测分频器的使用方法，其特征在于包括如下步骤：

步骤1，芯片状态机CSM设定时钟管理器的分频系数为2n，其中n是一个固定的常数，使MCLK经时钟管理器产生采样频率为每次离开/2n，频率/电压转换器将此频率转化为电压；

步骤2，由电压比较器对频率/电压转换器的输出电压与参考电压、电流产生器的参考电压比较后，判断MCLK是高于还是低于频率f1，f1＝17.02MHz/(1-d％)，其中d％是受PVT影响的值；

步骤3，芯片状态机CSM记录上述MCLK对于频率f1的判断结果FsDetMode[0]；

步骤4，芯片状态机CSM设定时钟管理器的分频系数为3n，与上述判断流程相同，继续判读此时MCLK的频率；

步骤5，由电压比较器判断MCLK是高于还是低于频率f2，f2＝25.53MHz/(1-d％)，其中d％是受PVT影响的值；

步骤6，芯片状态机CSM记录上述MCLK对于频率f2的判断结果FsDetMode[1]；

步骤7，芯片状态机CSM设定时钟管理器的分频系数为4n，与上述判断流程相同，继续判读此时MCLK的频率；

步骤8，由电压比较器判断MCLK是高于还是低于频率f3，f3＝34.04MHz/(1-d％)，其中d％是受PVT影响的值；

步骤9，芯片状态机CSM记录上述MCLK对于频率f3的判断结果FsDetMode[2]；

步骤10，根据以上对f1，f2，f3的判断结果来确定MCLK的频率范围：

  FsDetMode[2:0]  MCLK自动检测范围  000  Below 17MHz  001  17MHz-25MHz  011  25MHz-34MHz  111  34MHzup

步骤11，根据下表，此时，芯片状态机CSM就判断出用户所用的时钟模式(即主时钟与左右时钟的比值)以及自动分频系统。