[发明专利]制造多个半导体器件的方法和设备

说明书

技术领域

本发明涉及制造多个半导体器件。

背景技术

封装，例如集成电路封装，是半导体器件制造的最后阶段。封装也可以提供从电路，例如IC(IC＝集成电路)或半导体元件到支撑体例如衬底或印刷电路板(PCB)的互连。而且，封装提供理想的机械保护，并且保护不受环境影响以确保器件的可靠性和性能。

发明内容

根据不同的实施例，方法包括：提供包括多个腔体的载体；在每个腔体内布置至少一个半导体元件；使用封装材料填充多个腔体；并且移除该载体。

附图说明

随后，将参照附图更加详细的解释实施例，其中：

图1A至1C示出了传统的半导体封装工艺；

图2A至2G示出了根据实施例的制造多个半导体器件的方法；

图3A至3M示出了根据形成TSLP的另一个实施例，制造多个半导体器件的方法；

图4示出了根据实施例制造多个半导体器件的设备的立体图；

图5A至5C示出了另一个实施例；

图6A至6C示出了由不同封装材料桥连接半导体器件的示意图；以及

图7至17描述了使用铜分离器托盘的另一个实施例。

具体实施方式

根据其它实施例，一种用于制造多个半导体器件的设备，可以包括第一高度，其包括多个腔体，每个腔体由侧壁确定，侧壁具有等于或大于第一高度的第二高度。

根据另一实施例，一种用于制造多个半导体器件的设备，可以包括第一高度，其包括多个腔体，每个腔体由具有第一高度的侧壁确定，其中侧壁的至少一部分具有低于第一高度的第二高度。

通常，集成半导体器件可以包括准备芯片步骤，在这个过程中切割晶片以得到单独的集成电路或芯片。准备芯片之后的步骤将随后参照示出制造半导体器件封装的传统工艺的图1进行描述。

该工艺包括芯片连接或键合步骤A，其中芯片102连接到在支撑体或载体结构106提供的芯片垫104，例如半导体器件的铜引线架上。铜引线框106上也提供接触垫108。该接触垫108提供与封装的电子端子的连接。下一个步骤是引线键合步骤B，其中在芯片104与接触垫108之间形成键合连接112，由此允许芯片104连接到外部。随后是封装步骤C，通常使用塑料模制，其提供用于物理和化学保护的半导体器件的封装的“主体”114。步骤C提到的模制也可以包括固化模制的封装。为了清楚起见，图1在各个步骤中仅示出一个芯片102。然而，在实际的封装工艺中，可以在引线架106上布置多个芯片。通常，这里所称的模块模制，与例如，在引线框带或引线框阵列上的芯片或半导体元件被封装在单个模制体中的多个芯片一致。更为具体地，为了制造多个半导体器件，常规方法需要向芯片键合机器提供引线框带。该芯片键合机器从晶片上提取芯片并将芯片连接到(参见步骤A)引导条(headrace strip)。在随后的步骤中芯片经历导线键合(参见步骤B)以及模制和固化(参见步骤C)。随后的步骤给出了封装的最终形式及外观，例如DTFS(DTFS＝去闪烁(Deflash)/微调(Trim)/形成(Form)/单个化(Singulation))，封装彼此不同。像标记和引线加工的工序使得产品具有识别性并提高可靠性。

图1的实例中，激光标记步骤D在步骤C之后，在模子(mold)114的外表面上设置识别标记、跟踪标记或区别标记116。除了激光标记还使用墨水标记。接下来，如步骤E中所示，制作有多个半导体器件的引线框106，其经历蚀刻以便移除引线框106。正如所看到的，通过移除引线框106，暴露出了芯片垫104和接触垫108的下表面104a和104b(如图1中所示)。之后，在步骤F中，在芯片垫104的暴露表面104a以及接触垫108的暴露表面108a上淀积金层124a和124b。在下一步骤G中模子114被倒置，并层压到叠置层或带126上，以备随后的切割或单个化。之后，例如通过切割模子114，在步骤H中单个化封装。图1中步骤H示出了切割后的情况，即，切割槽128a和128b延伸贯通模子114，但不贯通叠置带126。一旦如图1步骤H所示装配完，该封装的电路基本上准备好被使用。