[发明专利]用于高频信号的功效推挽式缓冲电路、系统和方法

说明书

技术领域

【1】本发明的实施例总体上涉及缓冲电路，更具体地涉及用于高频信号的推挽式缓冲电路、系统和方法。

技术背景

【2】许多电子系统使用必须被提供给系统内的大量部件的高频信号，例如时钟信号。在这些情况下，通常需要缓冲电路来充分驱动接收时钟信号的大量部件，并将产生高频时钟信号的电路，例如晶体振荡器，与大量部件隔离。这个隔离是有必要的，以使得产生高频时钟信号的电路不会不适当地被这些部件加载，这会导致在高频时钟信号中不想要的变化，例如在时钟信号的频率、幅度和相位中的变化。

【3】图1示出了用于缓冲时钟信号的常规结构，该信号移动电话中使用。在这个结构中，晶体振荡器100产生高频时钟信号CLK，该高频时钟信号CLK被提供给多个并联的缓冲器102。每一个缓冲器102都响应来自振荡器100的CLK信号而产生相应的缓冲时钟信号BCLK，并将这个缓冲时钟信号提供给移动电话内相应的RF电路104、模拟基带电路106和数字基带电路108。使用缓冲器102，并且该缓冲器102是有必要的，因为如果晶体振荡器100直接连接到RF电路104、模拟基带电路106和数字基带电路108，在振荡器上产生的负载会引起CLK信号的频率、幅度和相位不想要的改变。然而，缓冲器102会消耗不希望的功率量，并由于提供给这些缓冲器及移动电话内其它部件的电源电压(未示出)被减小以降低电话的总功耗，而变成为更复杂的电路。

【4】使用了其它已知的结构来缓冲高频时钟或其它信号，例如如图2所示的多个串联连接的反相器。在这个方案中，利用在图2实例中所示的两个这种反相器202和204，高频时钟信号CLK通过多个串联连接的反相器传播，以产生缓冲时钟信号BCLK。注意当使用反相器时，即使当施加的时钟信号CLK是正弦信号时，缓冲时钟信号BCLK也是方波信号。这个方波BCLK信号包括高频谐波，这些谐波会导致RF电路及接收缓冲时钟信号的其它电路中不需要的干扰。

【5】图3是简化示意图，示出了另一个常规结构，用于通过高带宽单位增益放大器300来缓冲高频时钟信号CLK，以产生缓冲时钟信号BCLK。在此情况下，放大器300BCLK信号也是正弦信号，因此当与图2的方案相比较时，不存在有不需要的谐波的相同问题。然而，由于CLK信号是高频信号，放大器300必须相应的是高带宽放大器，其会消耗相当大量的功率。

【6】图4是另一个常规方案的简化示意图，用于通过源极跟随器放大器400缓冲时钟信号。源极跟随器放大器400包括NMOS晶体管402，其与电流源404串联连接在电源电压VDD和地之间。响应于施加到NMOS晶体管402栅极的高频时钟信号CLK，晶体管在其源极产生缓冲时钟信号BCLK。使用源极跟随器400，BCLK信号的电压摆动受NMOS晶体管402的栅源电压Vgs限制，且如果CLK信号的最低电平小于该栅源电压，那么缓冲器时钟信号就被限幅。随着电源电压Vdd量值减小，NMOS晶体管402的栅源电压Vgs成为源极跟随器400适当运行的重大阻碍。

【7】需要用于缓冲高频信号，例如高频时钟信号的改进的电路、系统和方法。

发明内容

【8】根据本发明的一个实施例，缓冲电路包括偏置电路，可操作用于产生第一和第二偏置信号。电容网络包括适于接收输入信号的输入端，该电容网络可操作用于响应输入信号，以产生第一和第二自举信号。推挽级包括第一和第二控制输入端及输出端。推挽级耦合到偏置电路，以分别在第一和第二控制输入端接收第一和第二偏置信号，并耦合到电容网络，以分别在第一和第二控制输入端接收第一和第二自举信号。推挽级可操作用于响应第一和第二自举信号，以在输出端产生缓冲输出信号。输入信号可以是时钟信号，缓冲电路可以包含于电子系统中。

【9】根据本发明的另一个实施例，一种使用推挽级来产生缓冲输出信号的方法。推挽级包括第一和第二控制输入端及输出端。该方法包括将第一和第二偏置信号施加到第一和第二控制输入端，产生输入信号，响应输入信号以产生第一和第二自举信号，并将第一和第二自举信号施加到第一和第二控制输入端，以使得推挽级响应第一和第二自举信号，而在输出产生缓冲输出信号。

附图说明

【10】图1是第一常规结构的简化示意图，用于通过分配时钟信号的多个时钟缓冲器来缓冲时钟信号。

【11】图2是第二常规结构的简化示意图，用于通过多个串联连接的反相器来缓冲时钟信号。

【12】图3是第三常规结构的简化示意图，用于通过高带宽单位增益放大器来缓冲时钟信号。