[发明专利]多晶片3D CAM单元及其制造方法

权利要求书

1.一种多晶片CAM单元，包括：

位于第一结构中的至少一个比较基元，垂直堆叠在位于第二结构中的 至少一个存储基元的顶上或之下，所述至少一个比较基元和所述至少一个 存储基元位于独立的晶片中并通过至少一个垂直导电填充的过孔互连。

2.根据权利要求1的多晶片CAM单元，其中所述至少一个比较基元 位于所述至少一个存储基元之上。

3.根据权利要求1的多晶片CAM单元，其中所述至少一个比较基元 包括具有9T配置的第一组晶体管，以及所述至少一个存储基元包括具有 6T配置的第二组晶体管。

4.根据权利要求3的多晶片CAM单元，其中所述第一组晶体管位于 第一绝缘体上半导体衬底的顶部有源半导体层上和内，以及所述第二组晶 体管位于第二绝缘体上半导体衬底的顶部有源半导体层上和内。

5.根据权利要求4的多晶片CAM单元，其中所述第一和第二绝缘体 上半导体衬底每一个都包括直接位于所述顶部有源半导体层之下的掩埋 绝缘层。

6.根据权利要求1的多晶片CAM单元，其中所述至少一个垂直导电 填充的过孔位于至少一种介质材料内。

7.根据权利要求1的多晶片CAM单元，其中所述第一结构还包括具 有导电填充的开口的介质材料，其中所述导电填充的开口接触所述第一组 晶体管中的至少一个晶体管的表面，以及所述第二结构还包括具有导电填 充的开口的介质材料，其中所述导电填充的开口接触所述第二组晶体管中 的至少一个晶体管的表面。

8.一种多晶片CAM单元，包括：

位于第一结构中的至少一个比较基元，其包括以9T配置设置的第一 组晶体管，垂直堆叠在位于第二结构中的至少一个存储基元的顶上，所述 至少一个存储基元包括以6T配置设置的第二组晶体管，所述至少一个比 较基元和所述至少一个存储基元位于独立的晶片中并通过至少一个垂直 导电填充的过孔互连。

9.根据权利要求8的多晶片CAM单元，其中所述第一组晶体管位于 第一绝缘体上半导体衬底的顶部有源半导体层上和内，以及所述第二组晶 体管位于第二绝缘体上半导体衬底的顶部有源半导体层上和内。

10.根据权利要求9的多晶片CAM单元，其中所述第一和第二绝缘 体上半导体衬底中的每一个包括直接位于所述顶部有源半导体层之下的 掩埋绝缘层。

11.根据权利要求8的多晶片CAM单元，其中所述至少一个垂直导 电填充的过孔位于至少一种介质材料内。

12.根据权利要求8的多晶片CAM单元，其中所述第一结构还包括 具有导电填充的开口的介质材料，其中所述导电填充的开口接触所述第一 组晶体管中的至少一个晶体管的表面，以及所述第二结构还包括具有导电 填充的开口的介质材料，其中所述导电填充的开口接触所述第二组晶体管 中的至少一个晶体管的表面。

13.一种形成多晶片CAM单元的方法，包括以下步骤：

提供第一结构，所述第一结构包括位于第一有源半导体层的表面上和 内的第一组晶体管，所述第一组晶体管形成比较基元；

提供第二结构，所述第二结构包括位于第二有源半导体层的表面上和 内的第二组晶体管，所述第二组晶体管形成存储基元；

将所述第二结构的表面接合到所述第一结构的表面以提供接合的结 构，在所述接合的结构中所述第一组晶体管位于所述第二组晶体管之上； 以及

形成至少一个垂直导电填充的过孔以连接所述第一组晶体管到所述第 二组晶体管。

14.根据权利要求13的方法，其中所述第一和第二结构中的每一个包 括具有导电填充的开口的介质材料，所述导电填充的开口接触所述多个第 一和第二晶体管的表面。

15.根据权利要求13的方法，其中提供所述第一结构包括这样的步骤： 所述步骤为将处理衬底附着到密封所述第一组晶体管的介质材料的表面。