[发明专利]用来产生理想上升与下降时间的装置及方法

说明书

技术领域

本发明涉及集成电路中的上升与下降时间，特别是涉及一种用来产生不受温度以及电压影响的理想上升与下降时间的系统及相关方法。

背景技术

在集成电路中，上升与下降时间是集成电路在不同逻辑状态切换时速度能够有多快的指标，然而，集成电路会因为温度或电压等因素影响而造成上升与下降时间的变化。为了避免此问题，需要产生不受温度以及电压变化所影响的上升与下降时间；藉由在芯片中产生此理想上升与下降时间，以及之后使用此理想上升与下降时间来进行校正作业，就能够避免上述温度或电压等因素所导致的噪声的问题。

请参考图1，图1为现有的一种用来解决噪声问题的解决方案的电路示意图。如图1所示，一系统100包含有耦接于一供应电压Vcc的一第一P型晶体管P1以及一第二P型晶体管P2，系统100亦包含有耦接于第一P型晶体管P1的一第一N型晶体管N1以及耦接于供应电压Vcc的一第二N型晶体管N2，一输入讯号用来驱动第二P型晶体管P2以及第二N型晶体管N2，且第一P型晶体管P1以及第一N型晶体管N1的栅极分别耦接至第二P型晶体管P2以及第二N型晶体管N2。在典型互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)装置中，上升与下降时间会随着温度上升而变慢，当第一P型晶体管P1以及第一N型晶体管N1为互补型金属氧化物半导体逻辑所驱动的一反向输出级时，其上的电流会正比于温度，使得上升与下降时间因为电流增加而变快的时间与因为温度增加而变慢的时间相等，因此，上升与下降时间会维持在一定值。

然而，系统100仅补偿因为温度而导致上升与下降时间的变化，如果供应电压改变，上升与下降时间也会产生相对应的漂移，因此需要设计一种用来产生不受温度以及电压变化影响的上升与下降时间的电路。

发明内容

因此，本发明的目的之一在于提供一种用来产生不受制造工艺、温度以及电压变化影响的上升与下降时间的系统及方法。

依据本发明的一实施例，一种用来产生理想上升或下降时间的系统包含有：一第一电流源，用来提供一第一电流；一可调式电容组件，耦接于该第一电流源，用来依据由一比较讯号所控制的一总电容来产生一输出讯号；一讯号转换电路，耦接于该可调式电容组件，用来当该输出讯号的电压电平达到一参考值时，恢复储存在可调式电容组件中的电荷至一预定值以产生一相似时钟讯号；以及一比较电路，耦接于该讯号转换电路以及该可调式电容组件，用来比较该相似时钟讯号的一周期与一参考时钟讯号的一周期，且当两周期不同时产生该比较讯号以调整该可调式电容组件的该总电容。

依据本发明的一实施例，一种于一系统内产生一参考跃迁时间的方法包含有：提供一第一电流；依据一比较讯号所控制的该系统中的一总电容以产生一输出讯号；比较该输出讯号的电压电平以及一参考值；当该输出讯号的电压电平到达该参考值时，恢复所储存的电荷至一预定值以产生一相似时钟讯号；比较该相似时钟讯号的一周期以及一参考时钟讯号的一参考周期；以及当该周期与该参考周期不同时，产生该比较讯号以调整该系统的该总电容。

附图说明

图1为现有的一种用来产生一理想上升/下降时间的系统的示意图。

图2为依据本发明一实施例的一种用来产生一理想上升/下降时间的系统的示意图。

图3为详述图2所示的系统的方法的流程图。

附图符号说明