[发明专利]升压电路

说明书

技术领域

本发明涉及升压电路。

背景技术

近年，在非易失性存储装置的快闪存储器中，都要求利用单一电源电压和低电源电压进行数据的读出/重写，为了实施各工作，必须要有供给升压电压或负升压电压的升压电路。

在美国专利第5,422,586号说明书(专利文献1)中公开了一种升压电路，该升压电路通过输入相位互不相同的4个时钟信号CLK1、CLK2、CLK3、CLK4进行升压工作来产生升压电压。但是，为了适当地转换4个不同的时钟，该升压电路需要充分增大时钟界限(clock margin)，由于时钟控制复杂，因此提高时钟频率很困难。

在美国专利第4,214,174号说明书(专利文献2)中公开了一种升压电路，该升压电路通过输入相位互不相同的2个时钟信号CLK1、CLK2进行升压工作来产生升压电压。但是，由于用于传送电荷的晶体管是二极管连接型，因此有电荷传送效率降低的问题。

于是，在用于解决上述问题的IEEE_JOURNAL_OF_SOLID-STATE_CIRCUITS_VOL33_NO.4_APRIL_1998(非专利文献1)中公开了一种如下的升压电路。

图36示出非专利文献1中公开的升压电路的结构。升压电路9通过输入相位互不相同的2个时钟信号CLK1、CLK2进行升压工作来产生升压电压Vpump。升压电路9具有升压单元91、92、93、94、辅助升压单元95和逆流防止电路96。向升压单元91、93(第奇数个升压单元)输入时钟信号CLK1，向升压单元92、94(第偶数个升压单元)输入时钟信号CLK2，辅助升压单元95控制最后级的升压单元94。逆流防止电路96防止升压电压Vpump的逆流。

升压单元91、92、93、94分别包含电荷传送晶体管901、关断开关晶体管902、接通开关晶体管903和升压电容904。各个升压单元91、92、93、94中包含的关断开关晶体管902补偿输入输出端子N91、N92、N93、N94和电荷传送晶体管901的栅极电位，使电荷传送晶体管901成为截止状态。接通开关晶体管903使电荷传送晶体管901成为导通状态。升压电容904与时钟信号CLK1(或者CLK2)同步进行泵激(pumping)。辅助升压电容905与时钟信号CLK1同步进行泵激，使最后级的升压单元94的电荷传送晶体管901成为导通状态。二极管连接晶体管906向辅助升压电容905传递比输入输出端子N96的电压低了阈值电压部分的电压。辅助输入端子N95与辅助升压电容905的一端连接，同时与二极管连接晶体管906和最后级的升压单元94连接。

下面，参照图37，简单地说明图36中示出的升压电路的工作。首先，一到时刻T1，时钟信号CLK1就成为高电平，输入输出端子N92、N94和辅助输入端子N95被升压。这样，在升压单元91、93中，关断开关晶体管902成为导通状态，电荷传送晶体管901成为非导通状态。另一方面，时钟信号CLK2成为低电平，通过降压输入输出端子N93、N96的电压，在升压单元92、94中，接通开关晶体管903就成为导通状态，电荷传送晶体管901成为导通状态。这样，在从输入输出端子N92向N93传送电荷的同时，从输入输出端子N94向N96传送电荷，输入输出端子N93、N96的电压上升。

接着，一到时刻T2，时钟信号CLK2就成为高电平，输入输出端子N93、N96被升压。这样，在升压单元92、94中，关断开关晶体管902成为导通状态，电荷传送晶体管901成为非导通状态。另一方面，时钟信号CLK1成为低电平，通过降压输入输出端子N92、N94和辅助输入端子N95的电压，在升压单元91、93中，接通开关晶体管903就成为导通状态，电荷传送晶体管901成为导通状态。这样，在从输入输出端子N91向N92传送电荷的同时，从输入输出端子N93向N94传送电荷，输入输出端子N92、N94的电压上升。此外，通过升压输入输出端子N96的电压，就通过逆流防止电路96向升压单元94传送电荷，升压电压Vpump的电压上升。接着，在时刻T3中，执行与时刻T1相同的工作。

在该升压电路中，通过在升压单元91～94中同时进行升压工作和电荷传送工作，就能确保电荷传送时间长。此外，时钟信号的控制容易。另外，通过控制进行电荷传送工作的电荷传送晶体管901的栅极电位，能够抑制电荷传送效率的降低。

【专利文献1】美国专利第5,422,586号说明书

【专利文献2】美国专利第4,214,174号说明书