[发明专利]烧结的功率半导体基片及其制造方法

说明书

技术领域

本发明描述一种功率半导体基片，包括一绝缘的基体和至少一个 印制导线。这种功率半导体基片至今例如已知作为AMB(活性的金属 铜焊)、DCB(直接的铜粘结)或IMS(绝缘的金属基片)基片。

所述至少一个印制导线用作为例如与功率半导体构件或与内部的 和/或外部的连接元件的导电连接。这种与印制导线的连接元件可以例 如借助于钎焊技术的连接或借助于压力接触的连接构成。

按照现有技术已知DCB基片，其包括一陶瓷的基体，常常是氧 化铝或氮化铝，与在其上设置的由铜膜制成的印制导线。US 4 563 383 公开了例如已知的DCB基片。

对这样的DCB基片不利的是，由于在制造过程中引入高温，紧 接制造过程之后或在一以后的过程步骤中，例如在构造一功率半导体 模块的过程中基片具有一挠度。根据实验该挠度的已知值在这里为每 单位长度约1％。按照应用目的，一定程度的挠度是可接受的，当然 大多数应用共同的是，一尽可能小的挠度是有利的。

本发明的目的在于，提供一种具有微小的挠度的功率半导体基片 和一种用于这样的功率半导体基片的简单而便宜的制造方法。

按照本发明该目的这样达到，即借助于一种按权利要求5的方法 制造一种具有权利要求1的特征的功率半导体基片。优选的实施形式 描述于诸从属权利要求中。

本发明的功率半导体基片的出发点是一种绝缘的面状的基体。在 其两主面的至少一个上设置至少一个包括一薄的粘附连接层、一烧结 金属层和一导电层的层序列。在这里，至少一个这样的层序列构成一 功率半导体基片的印制导线。近似于已知的上述的基片方案在这里也 优选的是，在基体的一第一主面上设置多个这样的层序列，使其构成 各印制导线并且在一第二主面上设置一层序列并且构成一无结构化的 接触层用于一冷却构件。

在这方面有利的是，面状的基体是一工业陶瓷例如氧化铝或氮化 铝或氮化硅。

此外有利的是，粘附连接层具有一在0.5μm与10μm之间的厚度。 优选该粘附连接层还具有一例如电镀沉积的并指向烧结金属层那边的 贵金属表面。烧结金属层有利地具有一在5μm与50μm之间的厚度。 在这方面优选的是，烧结金属层具有一贵金属例如银的多于90％的份 量。

此外优选的是，导电层构成为厚度在100μm与800μm之间的铜 膜并且具有一指向烧结金属层那边的贵金属表面。

本发明用于制造一这样的功率半导体基片的方法具有下列主要的 步骤：

·对面状的绝缘的基体的至少一个主面的至少一部分表面涂覆粘 附连接层；

·将一膏状的由烧结金属和一溶剂制成的层设置在粘附连接层的 一部分表面上或整个表面上；

·将导电层设置在烧结金属层上；

·对功率基片施加压力。

在这方面可以优选的是，借助于丝网印刷方法涂覆膏状层。在这 种情况下一方面可以达到在要求的层厚时的所需的定位精度。另一方 面可便宜地实现该方法。

通过应用一压力机和两冲模可以提供一对膏状层施压的有利的实 施形式。在这方面还优选的是，至少一个冲模构成有一在其上设置的 产生近似静压压力的硅酮垫。

在这方面优选在功率半导体基片上设置一薄膜，优选一聚四氟乙 烯薄膜，并紧接着对该结合施加压力。

该功率半导体基片和制造方法的特别优选的进一步构成列举于实 施例的描述中。并且借助图1的实施例进一步说明本发明的方案。

图1示出一本发明的功率半导体基片10。而且在这里进一步说明 本发明的制造方法。功率半导体基片10具有一成面状构成的绝缘的基 体12。该基体12应该具有一高的电阻同时具有一低的热阻，因此对 此特别适用一工业陶瓷，例如氧化铝或氮化铝或氮化硅。在这里氧化 铝提供包括这些要求和一便宜的制造一特别好的综合。

为了准备接着的烧结连接，在这里在基体12的两主面120、122 上优选整面地涂覆一粘附连接层20、22、24的薄层，其特别的制造方 法不是本发明的目标。在这里重要的是，该粘附连接层20、22、24 具有一在0.5μm与10μm之间优选的厚度。该粘附连接层20、22、24 有利地具有一至少90％的贵金属份量。附加或可选择地，除所述组成 外，粘附连接层20、22、24在远离基体12的表面240上具有一例如 电镀沉积的贵金属表面。