[发明专利]半导体器件及其制造方法无效
| 申请号： | 200810096758.4 | 申请日： | 2008-05-09 |
| 公开（公告）号： | CN101304009A | 公开（公告）日： | 2008-11-12 |
| 发明（设计）人： | 李相熙;曹甲焕 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L23/522;H01L27/02;H01L21/00;H01L21/768;H01L21/82 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 郑小军 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，包括：
第一虚设图案，其位于衬底上；
第二虚设图案，其形成为与所述第一虚设图案部分重叠；以及
第三虚设图案，其用于将所述第一虚设图案电连接至所述第二虚设图案。
2.如权利要求1所述的半导体器件，还包括位于所述第三虚设图案上的第四虚设图案。
3.如权利要求2所述的半导体器件，其中所述第三虚设图案包括：
第五虚设图案，其将所述第一虚设图案连接至所述第四虚设图案；以及
第六虚设图案，其将所述第二虚设图案连接至所述第四虚设图案。
4.如权利要求2所述的半导体器件，其中所述第四虚设图案包括金属层虚设图案。
5.如权利要求1所述的半导体器件，其中所述第三虚设图案将所述第二虚设图案的边缘连接至所述第一虚设图案。
6.如权利要求1所述的半导体器件，其中所述第三虚设图案将所述第一虚设图案的边缘连接至所述第二虚设图案。
7.如权利要求1所述的半导体器件，其中所述第一虚设图案包括有源层虚设图案，所述第二虚设图案包括多晶虚设图案，以及所述第三虚设图案包括接触虚设图案。
8.一种用于制造半导体器件的方法，包括如下步骤：
在衬底上形成第一虚设图案；
形成与所述第一虚设图案部分重叠的第二虚设图案；以及
形成连接至所述第一虚设图案和所述第二虚设图案的第三虚设图案。
9.如权利要求8所述的方法，还包括：在所述第三虚设图案上形成第四虚设图案。
10.如权利要求9所述的方法，其中形成所述第三虚设图案的步骤包括如下步骤：
形成连接至所述第一虚设图案的第五虚设图案，其中所述第五虚设图案将所述第一虚设图案连接至所述第四虚设图案；以及
形成连接至所述第二虚设图案的第六虚设图案，其中所述第六虚设图案将所述第二虚设图案连接至所述第四虚设图案；
其中通过将所述第一虚设图案和所述第二虚设图案连接至所述第四虚设图案，所述第三虚设图案将所述第一虚设图案连接至所述第二虚设图案。
11.如权利要求9所述的方法，其中所述第一虚设图案包括有源层虚设图案，所述第二虚设图案包括多晶虚设图案，所述第三虚设图案包括接触虚设图案，以及所述第四虚设图案包括金属虚设图案。
12.如权利要求8所述的方法，其中所述第三虚设图案形成为将所述第二虚设图案的边缘连接至所述第一虚设图案。
13.如权利要求8所述的方法，其中所述第三虚设图案形成为将所述第一虚设图案的边缘连接至所述第二虚设图案。
14.一种半导体器件，包括：
主要图案，其位于衬底上的第一区上；以及
部分重叠的虚设图案，其位于所述衬底的第二区上。
15.如权利要求14所述的半导体器件，其中所述主要图案包括金属主要图案。
16.如权利要求15所述的半导体器件，其中所述部分重叠的虚设图案包括：
第一虚设图案，其位于衬底上；
第二虚设图案，其形成为与所述第一虚设图案部分重叠；以及
第三虚设图案，其用于将所述第一虚设图案电连接至所述第二虚设图案。
17.如权利要求16所述的半导体器件，还包括位于所述第三虚设图案上的第四虚设图案。
18.如权利要求17所述的半导体器件，其中所述第三虚设图案包括：
第五虚设图案，其将所述第一虚设图案连接至所述第四虚设图案；以及
第六虚设图案，其将所述第二虚设图案连接至所述第四虚设图案。
19.如权利要求16所述的半导体器件，其中所述第三虚设图案将所述第二虚设图案的边缘连接至所述第一虚设图案。
20.如权利要求16所述的半导体器件，其中所述第三虚设图案将所述第一虚设图案的边缘连接至所述第二虚设图案。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810096758.4/1.html，转载请声明来源钻瓜专利网。
