[发明专利]时钟数据恢复器的频率检测电路与方法

权利要求书

1.一种频率检测电路，用于一时钟数据恢复器，包括：

一相位检测器，根据该时钟数据恢复器提供的一第一时钟信号取样一数据信号，根据取样值提供一相位指示信号；

一第一延迟器，将该第一时钟信号延迟为一第二时钟信号；

一频率检测器，耦接于该第一延迟器，根据该第二时钟信号取样该数据信号，根据取样值提供一频率指示信号；以及

一逻辑电路，耦接于该相位检测器与该频率检测器，使用该相位指示信号与该频率指示信号进行逻辑运算以产生一时钟指示信号，该时钟数据恢复器根据该时钟指示信号的状态调整该第一时钟信号的频率。

2.如权利要求1所述的频率检测电路，其中该相位检测器根据该第一时钟信号对该数据信号连续取样三次，依序取得一第一取样值、一第二取样值、以及一第三取样值，并且根据该第一取样值、该第二取样值、以及该第三取样值之间的比较结果提供该相位指示信号。

3.如权利要求2所述的频率检测电路，其中，若该第一取样植等于该第二取样值，则该相位检测器使该相位指示信号呈现一降频状态，若该第二取样值等于该第三取样值，则该相位检测器使该相位指示信号呈现一升频状态。

4.如权利要求1所述的频率检测电路，其中该频率检测器根据该第二时钟信号对该数据信号连续取样三次，依序取得一第四取样值、一第五取样值、以及一第六取样值，并且根据该第四取样值、该第五取样值、以及该第六取样值之间的比较结果提供该频率指示信号。

5.如权利要求4所述的频率检测电路，其中，若该第四取样值等于该第五取样值，则该频率检测器使该频率指示信号呈现一降频状态，若该第五取样值等于该第六取样值，则该频率检测器使该频率指示信号呈现一升频状态。

6.如权利要求1所述的频率检测电路，其中，若该时钟指示信号呈现一升频状态，则该时钟数据恢复器提高该第一时钟信号的频率，若该时钟指示信号呈现一降频状态，则该时钟数据恢复器降低该第一时钟信号的频率，若该时钟指示信号呈现一维持状态，则该时钟数据恢复器维持该第一时钟信号的频率不变。

7.如权利要求6所述的频率检测电路，其中，若该相位指示信号与该频率指示信号皆呈现该升频状态，则该逻辑电路使该时钟指示信号呈现该升频状态，若该相位指示信号呈现该降频状态而且该频率指示信号呈现该升频状态，则该逻辑电路使该时钟指示信号呈现该降频状态，若该频率指示信号呈现该降频状态，则该逻辑电路使该时钟指示信号呈现该维持状态。

8.如权利要求7所述的频率检测电路，其中该相位指示信号、该频率指示信号、以及该时钟指示信号各包括一升频信号以及一降频信号，若该升频信号致能而且该降频信号禁能则呈现该升频状态，若该升频信号禁能而且该降频信号致能则呈现该降频状态，若该升频信号与该降频信号皆禁能则呈现该维持状态。

9.如权利要求8所述的频率检测电路，其中该逻辑电路包括：

一反相器，耦接于该相位检测器，接收该相位指示信号的降频信号；

一或非门，耦接于该反相器与该频率检测器，接收该反相器的输出信号以及该频率指示信号的降频信号，输出该时钟指示信号的降频信号；以及

一与门，耦接于该相位检测器与该频率检测器，接收该相位指示信号的升频信号以及该频率指示信号的升频信号，输出该时钟指示信号的升频信号。

10.如权利要求9所述的频率检测电路，其中该逻辑电路还包括：

一第一延迟触发器，耦接于该或非门，以该第一时钟信号为触发信号，延迟该时钟指示信号的降频信号；以及

一第二延迟触发器，耦接于该与门，以该第一时钟信号为触发信号，延迟该时钟指示信号的升频信号。

11.如权利要求1所述的频率检测电路，其中该第一延迟器包括串联的多个反相器以延迟该第一时钟信号。

12.如权利要求1所述的频率检测电路，其中该第一延迟器的延迟时间为该第一时钟信号的四分之一周期，而且该频率检测电路还包括：

一第二延迟器，耦接于该频率检测器与该逻辑电路之间，用以延迟该频率指示信号，该第二延迟器的延迟时间不等于该第一时钟信号的四分之一周期的整数倍。

13.如权利要求12所述的频率检测电路，其中该第二延迟器包括串联的多个反相器以延迟该频率指示信号。