[发明专利]设计掩模的方法

说明书

技术领域

本发明涉及一种设计掩模的方法。

背景技术

一般地，半导体器件具有多层结构。构成多层结构的每一层一般采用沉积工艺或溅射工艺形成，然后采用平版印刷工艺(lithography process)对其进行图案化。

在半导体器件中由于衬底上的半导体器件的层的图案尺寸和图案密度不同而存在着某些限制，所以正在研发一种使虚设图案连同主要图案一起形成的方法。

发明内容

本发明的实施例提供了一种设计掩模的方法。根据实施例，提供了一种具有新形状的虚设图案。

根据本发明的实施例，提供了能够保证图案均匀性的设计掩模的方法。

根据实施例的设计掩模的方法能够增加半导体器件的层的图案密度。

根据实施例的设计掩模的方法还能够简化半导体器件的设计工艺和制造工艺。

在一个实施例中，设计掩模的方法可以包括：定义芯片区域；缩减芯片区域以形成母虚设图案；形成网格虚设图案；以及通过去除虚设图案和网格虚设图案相互重叠的部分而形成子(offspring)虚设图案。

在一个实施例中，设计掩模的方法可以包括：定义芯片区域；缩减芯片区域以形成母(parent)虚设图案；在所述母虚设图案上形成具有第一宽度的第一线和具有第二宽度的第二线，使得所述第一线近似平行于所述第二线；在所述母虚设图案上形成具有第三宽度的第三线和具有第四宽度的第四线，使得所述第三线近似平行于所述第四线并近似垂直于所述第一线；通过在所述第二线和所述第四线上执行异或(XOR)操作而形成第一图案；分别缩减所述第二线的宽度和所述第四线的宽度以形成第六线和第七线，从而形成第二图案；以及在所述第一图案和所述第二图案上执行和操作以形成子虚设图案。

本发明能够保证图案的均匀性。

将在所附附图和下面的描述中详细说明一个或更多实施例的细节。通过说明书和附图及权利要求书，本发明的其它特征将变得明显。

附图说明

图1A至图1E是根据本发明实施例的设计掩模的方法的概视图；

图2A至图2G是根据本发明实施例的设计掩模的方法的概视图；

图3A是根据本发明实施例的半导体器件的平面示意图；

图3B是沿图3A的I-I’线所取的根据本发明实施例的半导体器件的横截面示意图。

具体实施方式

下面，将参考附图描述设计掩模的方法。

在实施例的描述中，应该理解的是当一层(或膜)被称为是在另一层或衬底‘上’时，它可以直接位于另一层或衬底上，或者也可存在居间层。进一步地，可以理解的是当层被称为是在另一层‘下’时，它可以直接位于另一层的下面，或者也可存在一个或更多居间层。另外，还应该理解的是，当一个层被称为是在两层‘之间’时，它可以是位于两层之间的唯一一层，或者也可存在一个或更多居间层。

根据本发明一个实施例，不管芯片内部的主要图案块的旋转(rotation)或方向(orientation)如何，都可以在整个芯片极(chip level)上的期望位置处形成虚设图案。

根据题述掩模设计的实施，芯片边界可以变为母虚设图案，然后可以采用网格虚设图案形成子虚设图案。这可采用任何已知软件布局工具完成。

参考图1A，定义一个芯片区域100。然后，缩减芯片区域100以形成母虚设图案110。

可以任意适合的量减小芯片区域100的尺寸以形成母虚设图案110。例如，可以将芯片区域100缩减约1μm以形成母虚设图案110。

参考图1B，可形成网格虚设图案105。

下面，将详细描述形成网格虚设图案105的方法。

形成网格虚设图案可包括在母虚设图案110上形成具有第一宽度(a)的第一线101和具有第二宽度(b)的第二线102，使得第一线101和第二线102近似相互平行。

第一线101的第一宽度(a)可与第二线102的第二宽度(b)相同或不同。例如，第一线101的第一宽度(a)可小于、大于或等于第二线102的第二宽度(b)。

接着，在母虚设图案110上形成具有第三宽度的第三线103和具有第四宽度的第四线104，使得第三线103和第四线104近似相互平行并近似垂直于第一线101。

虽然图中示出了第三线103的第三宽度与第一线101的第一宽度(a)相同，但实施例并不限于此。另外，虽然图中示出了第四线104的第四宽度与第二线102的第二宽度(b)相同，但实施例并不限于此。