[发明专利]通过直接数字合成的数字受迫振荡

说明书

技术领域

本发明涉及数字频率生成。具体地，它涉及用于具有与参考时钟信号和两个整数的比率有关的期望频率的脉冲流的数字生成的方法和装置。该方法一般应用于其比率不是整数的整数。可以将作为设备的数字频率生成(DFG)集成在一个简单的芯片上，而不需要芯片外(off-chip)的滤波器。

背景技术

在直接数字合成领域中，使用大量技术来合成信号。很多的这些技术利用累加器(accumulator)来访问在存储器中所存储的正弦波查找表(sine wavelook-up table)，该正弦波查找表依次产生代表在期望的频率处的正弦波的值的序列。通过使用数字到模拟转换器(DAC)，正弦波值的序列被转换成模拟电压，并然后通过低通滤波器以产生具有期望的输出频率的模拟电压正弦波信号。这种直接数字合成的形式提供了对在很大频率范围上的信号的生成的控制。可以使用集成电路来制造其电路的重要部分。Jones在美国专利No.3,958,191中公开了这种类型的系统的例子，并且Kovalick等人在美国专利No.5,084,681中公开了累加器和查找ROM(lookup ROM)。

尽管有很多优点，但是直接数字合成的第一方法有缺点，包括需要快速高分辨率DAC和需求精确的分立组件(discrete component)的多极(multi-pole)低通滤波器。从而，DAC和滤波器增加了尺寸和制造成本，这是因为它们通常需要在其他集成电路外部的组件。

第二类型的直接数字合成使用累加器进位信号(carry signal)和余数值来生成输出频率，而不需查找正弦表和低通滤波器。在美国专利No.5,195,044中，Wischerman公开了这种类型的系统的例子，其中在当进位信号发出(signal)上溢时从累加器中剩余的值计算出的延迟之后，进位信号生成输出脉冲。与第一类型相同，该第二类型的系统生成具有与输入参考时钟的期望分数(fractional)关系的输出频率，并且其也需要具有在集成电路外部的物理组件的多极滤波器。当计算进位信号延迟时，该第二类型的电路使用近似值，这依次降低了输出频率的准确性。

显然这是开发替换的数字频率发生器(DFG)电路的机会。不需要与驱动DFG的时钟有关的制品的简化电路可用于各种可调电子设备中。

发明内容

本发明涉及数字频率生成。具体地，其涉及用于具有与参考时钟信号和两个整数的比率有关的期望频率的脉冲流的数字生成的方法和装置。该方法一般应用于其比率不是整数的整数。可以将作为设备的数字频率生成(DFG)集成在一个简单的芯片上，而不需要芯片外的滤波器。在权利要求、说明书和附图中描述了本发明的具体方面。

附图说明

图1是直接数字频率合成器(DDFS)或数字频率发生器(DFG)的方框图。

图2是图示选择器功能的操作的状态图。

图3A-3D是图示选择器输出信号关于选择器功能的操作状态的相对值的时序图。

图4是与选择器耦接的一般累加器的实施例的示意图。

图5是不使用除法器的具有2的幂的分子(a power of two humerators)的累加器的实施例的概念图。

图6描述代替使用减法器而使用伪随机二进制序列(PRBS)移位寄存器来实现快速下计数器。

图7图示PRBS移位寄存器实施例。

图8描述简单的低通滤波器。

图9-10描述更精密的低通滤波器。

图11A-11B描述该技术的实施例的仿真结果。图11A是由数字到模拟转换器输出并被输入到滤波器的波形的仿真。图11B是响应于图11A的输入由滤波器输出的波形的仿真。

图12描述具有转化(transfer)功能的比较器。

图13A-13B描述通过比较器处理滤波后的模拟信号以产生脉冲流的仿真结果。图13A是由滤波器输出的波形的仿真。图13B是由比较器输出的波形的仿真。

具体实施方式

参考附图做出以下详细描述。描述优选实施例以阐述本发明，而不限制其范围，该范围由权利要求限定。本领域普通技术人员将认识到对接下来的描述的各种等效变更。

公开的技术属于提供用于从输入时钟信号参考F_CLK和整数比率来生成输出频率F_OUT的直接数字合成方法和装置，其中N和M是以下进一步讨论的整数，并且F_OUT由下式定义：