[发明专利]像素结构与主动元件阵列基板

说明书

技术领域

本发明涉及一种像素以及液晶显示面板，且尤其涉及一种具有储存电容的像素结构以及主动元件阵列基板。

背景技术

液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管(Cathode Ray Tube，CRT)成为新一代显示器的主流。一般而言，液晶显示面板主要由主动元件阵列基板、彩色滤光基板和液晶层所构成。

更详细地说，主动元件阵列基板例如是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的像素电极(pixel electrode)所组成，其中薄膜晶体管用来作为液晶显示单元的开关元件。此外，为了控制个别的像素结构，通常会经由扫描线(scan line)与数据配线(date line)以选取特定的像素结构，并通过提供适当的操作电压，以显示对应此像素结构的显示数据。实务上，为了保持(holding)像素结构的操作电压，以增进显示质量，通常在各像素结构将像素电极的部分区域覆盖于扫描线或是共享配线(common line)上，以形成储存电容。

图1A绘示为现有技术的一种像素结构的上视图，而图1B为图1A沿A-B剖面线的示意图。请同时参照图1与图1B，在此现有技术的像素结构10中，储存电容C主要是通过共享配线30与其上方的像素电极40耦合而成，且在共享配线30与像素电极40之间配置栅绝缘层50以及保护层60而形成一种第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容C。储存电容C主要用以稳定像素结构10的数据电压，提升液晶显示器的显示质量，储存电容值Cst越大，其稳定像素结构10的数据电压的效果越好。

请继续参考图1B，一种增加像素结构10的储存电容值Cst的方法为增加共享配线30与像素电极40的重迭面积，然而，此种方法容易导致像素(pixel)的开口率(aperture ratio)减少，使得液晶显示器所显示的影像容易产生亮度不足的问题。

承上述，另一种增加像素结构10的储存电容值Cst的方法会从增加电极面积以及减少绝缘层厚度方面着手。详言之，通过增加共享配线30与像素电极40的重迭面积可以增加储存电容值Cst，然而，势必会导致像素(pixel)的开口率(aperture ratio)减少，因而对影像的显示效果与质量造成影响。

承上述，在现有技术的像素结构10中，若要在不影响开口率的前提下增加储存电容值Cst，则必须缩减栅绝缘层50及保护层60的总厚度，来提高像素结构10中的储存电容值Cst。在现有技术的另一种提高像素结构10的储存电容C值的方法中，利用通道层的蚀刻工艺同时缩减栅绝缘层50的厚度。然而，此种作法容易使得储存电容C中的栅绝缘层50面临蚀刻不均匀的问题，使得储存电容C的元件特性不佳。

发明内容

本发明所要解决的技术问题在于提供一种像素结构，其可提升数据电压的稳定效果。

本发明所要解决的另一技术问题在于提供一种主动元件阵列基板，其可提升像素结构的数据电压的稳定效果。

为实现上述目的，本发明提出一种像素结构，此像素结构配置于一基板上，并与一扫描线以及一数据线电性连接，像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层覆盖主动元件以及下电容电极，其中绝缘层是由单一膜层所组成。像素电极直接配置于绝缘层上，并与主动元件电性连接，且至少部分像素电极延伸至下电容电极上方的绝缘层上。

而且，为实现上述目的，本发明提出一种主动元件阵列基板，此主动元件阵列基板包括基板、共享配线、多条扫描线与多条数据线以及多个像素结构。共享配线、多条扫描线与多条数据线配置于基板上。多个像素结构配置于基板上，且与对应的扫描线与数据线电性连接，其中各像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与对应的扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层覆盖主动元件以及下电容电极，其中绝缘层是由单一膜层所组成。像素电极直接配置于绝缘层上，并与主动元件电性连接，且至少部分像素电极延伸至下电容电极上方的绝缘层上。

在本发明的一实施例中，绝缘层具有一暴露出部分漏极的开口，且像素电极通过开口与漏极电性连接。

在本发明的一实施例中，栅极与下电容电极属于同一薄膜。