[发明专利]JTAG链路测试方法及其装置

说明书

技术领域

本发明涉及电子技术领域，特别涉及一种JTAG链路测试方法及其装置。

背景技术

为了解决超大规模集成电路的测试问题，由联合测试行动组(JETA G，JointTest Action Group)提出了边界扫描技术，它通过存在于器件输入输出管脚与内核电路之间的边界扫描单元(BSC，Boundary Scan Description)对器件及其外围电路进行测试，从而提高了器件的可控性和可观察性，解决了现代电子技术发展带来的上述测试问题，可以较方便地完成由现代器件组装的电路板的测试。通常这种测试被称为JTAG链路测试。

现有技术提供的JTAG链路测试，一般都是基于单板的JTAG链路已经明确，然后使用一组或多组和JTAG链路一一对应的测试向量来进行测试。在JTAG链路测试过程中，从BSC的输入端输入特定的测试向量，然后观察BSC的输出端输出的测试结果，根据所述测试结果判断该JTAG链路是否正常。

因此，在进行本发明创造过程中，发明人发现现有技术中至少存在如下问题：现有技术提供的技术方案中，对于测试不同的JTAG链路，需要输入不同的测试向量，因此现有技术提供的JTAG链路测试方法不具备通用性，使用起来不方便。

发明内容

本发明实施例要解决的技术问题是提供一种JTAG链路测试方法及其装置，能够避免测试不同的JTAG链路需要输入不同的测试向量。

为解决上述技术问题，本发明实施例的目的是通过以下技术方案实现的：

本发明实施例提供一种JTAG链路测试方法，其包括：

向JTAG链路置入一组全1指令码，所述全1的指令码的长度大于或等于待测试器件的数量；

根据所述全1指令码，JTAG链路选择1位移位数据寄存器连接在JTAG链路各个待测器件上，且所述移位数据寄存器捕获各个待测器件的状态；

将包含特征码的测试向量通过JTAG链路置入所述移位数据寄存器中，所述测试向量的长度大于待测试器件的数量；

移位数据寄存器输出的各个移位数据寄存器捕获的待测器件的状态和测试向量中的特征码；

根据所述移位数据寄存器输出的待测器件的状态和特征码，判断JTAG链路是否正常。

本发明实施例还提供一种JTAG链路测试装置，其包括：

输入单元，用于向待测试的器件置入一组全1指令码，所述全1的指令码的长度大于或等于待测试的器件的数量，以及置入包含特征码的测试向量，所述测试向量的长度大于待测试器件的数量；

指令寄存器，用于根据所述输入单元置入的全1指令码，选择1位的移位数据寄存器连接在各个待测器件上；

移位数据寄存器，用于根据输入单元置入的测试向量，输出各个移位数据寄存器捕获的待测器件的状态和测试向量中的特征码；

判断单元，用于根据移位数据寄存器输出的待测器件的状态和特征码，判断JTAG链路是否正常。

本发明实施例还提供一种通信设备，包括JTAG链路测试装置，用于测试由待测器件组成的JTAG链路，包括：

输入单元，用于置入一组全1指令码，所述全1的指令码的长度大于或等于待测试的器件的数量，以及置入包含特征码的测试向量，所述测试向量的长度大于待测试器件的数量；

指令寄存器，用于根据所述输入单元置入的全1指令码，选择1位的移位数据寄存器连接在各个待测器件上；

移位数据寄存器，用于根据输入单元置入的测试向量，输出各个移位数据寄存器捕获的待测器件的状态和测试向量中的特征码；

判断单元，用于根据移位数据寄存器输出的待测器件的状态和特征码，判断JTAG链路是否正常。

通过本发明实施例提供的JTAG链路测试方法及其装置，通过移位数据寄存器捕获各个待测器件的状态，当移位数据寄存器输入含特征码的测试向量时，输出待测器件的状态和测试向量中的特征码，因此根据输出的待测器件的状态和特征码，能够判断JTAG链路是否正常，对于不同的JTAG链路可以输入相同的测试向量，能够简单、方便的实现对JTAG链路的测试。

附图说明

图1为本发明JTAG链路测试方法一个实施例的流程图；

图2为本发明JTAG链路测试装置一个实施例的结构图。

具体实施方式

本发明实施例提供一种JTAG链路测试方法及其装置。为使本发明的技术方案更加清楚明白，以下参照附图并列举实施例，对本发明进一步详细说明。

请参照图1，为本发明JTAG链路测试方法的第一实施例的流程图。本实施例中，假设连接在JTAG链路上的待测试的器件有三个。