[发明专利]用于在低电压域断电时防止电流泄漏的设备和方法

说明书

技术领域

本发明涉及电压转变电路，且更明确地说，涉及适合于功率节省的电压转变电路。

背景技术

随着芯片(例如，微处理器、图形芯片)内晶体管数目增加，且随着使用这些芯片 的电子装置按比例缩小(例如)以获得较强移动性，已经越来越需要减小芯片上功率消 耗。历史上，已经通过积极地按比例减少电源电压来实现芯片的低功率消耗目标。

为了进一步降低总体功率消耗，许多芯片设计还包括两个或两个以上不同电源域。 举例来说，可通过将芯片内的非关键区块连接到低电源域中的较低电源电压来将所述区 块设计成消耗最少量的能量。在同一芯片内，可将需要与高功率域相关联的稳定性的时 序关键区块设计成使用较高电源电压。通常，使用电压电平移位器来将高电源域中的电 压转换成低电源域中的电压，且反之亦然。

图1展示根据现有技术的具有缓冲器形式的电平移位器100。如图所示，从高电压 域(例如，VDDH域)接收输入信号，且将输出信号引导到低电压域(例如，VDDL域)。 当输入信号为0(见状态102)时，激活晶体管P1和N2且停用晶体管N1和P2。另一 方面，当输入信号为VDDH(见状态104)时，激活晶体管N1和P2且停用晶体管P1 和N2。为此，所说明的缓冲器能够充当用于将信号从VDDH域转换到VDDL域的电平 移位器。

图2展示根据现有技术的适合于将输入信号从VDDL域转换到VDDH域的具有缓 冲器形式的电平移位器200。类似于图1的电平移位器100，当输入信号为0(见状态 202)时，激活晶体管P1和N2且停用晶体管N1和P2。另外，当输入信号为VDDL(见 状态104)时，激活晶体管N1和P2且停用晶体管N2。

然而，依据VDDH的值、VDDL的值和装置阈值电压(Vth)而部分激活或完全激 活晶体管P1。在一个实例中，VDDL＝0.8V±10％，VDDH＝1V±10％，且Vth＝200mV-350 mV。在此情况下，最坏情况涉及VDDL＝0.72V、VDDH＝1.1V且Vth＝200mV的情形。 对于晶体管P1，源极电压为1.1V且栅极电压为0.72V，其中差值为380mV，这大于 阈值电压200mV。因此，在此情形下，晶体管P1被完全激活。由于晶体管P1和N1 被完全激活，所以在VDDH与接地之间存在DC电流路径206，其消耗大量功率。

图3展示根据现有技术的适合于在将信号从VDDL域转换到VDDH域时避免DC 电流流动的缓冲器型电平移位器300。如图所示，电平移位器300包括来自VDDL域的 互补双轨输入IN和INB。当IN＝VDDL且INB＝0时，晶体管N2和P1被激活，接触点 b＝0，接触点a＝VDDH，OUT＝VDDH，且晶体管N1和P2被停用。另一方面，当IN＝0 且INB＝VDDL时，晶体管N1和P2被激活，晶体管N2和P1被停用，接触点b＝VDDH， 接触点a＝0，且OUT＝0。通过此设计，没有DC电流流经VDDH到达接地。

然而，此类设计要求数百个信号从VDDL域转换到VDDH域。为此，双轨输入IN 和INB要求路由两倍数目的信号。遗憾的是，此类设计因此受成本限制。

图4展示根据现有技术的单轨输入电平移位器400，其解决了双轨输入电平移位器 (例如，见图3)所具有的问题。如图所示，提供单轨输入以增加功率节省。可参考2006 年11月13日申请的申请号为11/559,155的共同待决申请案找到关于此单轨输入电平移 位器400的更多信息，所述申请案以引用的方式并入本文中。

遗憾的是，前述电平移位器均不能适应出于额外功率节省的目的而使VDDL域断电 的情形。具体地说，通常希望在不需要使用VDDL域时使其断电。为了实现此断电，可 切断VDD，使得VDDL域内部的任何节点在未知值处浮动。如现在将陈述，在尝试此 VDDL域断电时产生一些问题。

图5展示根据现有技术的反相器500，其说明使低电压域断电所具有的一个问题。 在断电期间，VDD被切断且所有内部节点均以未知值浮动。如果反相器500的输入信 号IN来自断电的区块，那么输入信号IN可以是任何值。然而，如果IN＝VDD/2，那么 晶体管P1和N1被激活，从而允许DC电流502流经晶体管P1和N1。