[发明专利]用于并行集成电路结构的消息排队系统和相关操作方法

说明书

技术领域

本发明的实施例大体上涉及用于执行高度并行计算的电路和方法。更明确地说，本 发明的实施例涉及适于产生实时物理仿真的集成电路结构和相关方法。

背景技术

计算机游戏的近期发展已越来越需要非常复杂的实时物理仿真。相对简单的基于物 理的仿真已经在若干常规环境中存在许多年了。然而，前沿计算机游戏目前是发展复杂、 实时、基于物理的仿真的主要商业推动者。

根据一组规定的物理限制(不管此类限制是实际的还是想象的)进行交互的对象和 /或环境的任何视觉显示通常可视为“基于物理的”仿真。动画环境和对象通常指配有物 理特征(例如，质量、尺寸、位置、摩擦力、移动属性等)，且此后允许根据所述组规 定的物理限制在视觉上进行交互。通过主机系统使用从所指配的物理特征和所述组规定 的物理限制导出的被周期性更新的数据主体来在视觉上显示所有动画对象。下文将此数 据主体总称为“物理数据”。

历史上，计算机游戏已经在游戏应用程序内并入了一些有限的基于物理的仿真能 力。此类仿真是基于软件的，且使用在主机系统的中央处理单元(CPU)(例如奔腾(Pentium))上运行的专用物理中间件来实施。“主机系统”包含(例如)个人计算机 (PC)和控制台游戏系统。

遗憾的是，常规CPU的通用设计显著限制了常规物理仿真的规模和性能。倘若存 在各种各样的其它处理要求，那么常规CPU缺乏执行解决作为物理仿真基础的数学和 逻辑运算所需的复杂算法所需要的处理时间。也就是说，通过解决由物理数据引起的一 组复杂的数学和逻辑问题来产生基于物理的仿真。倘若存在典型数量的物理数据和“物 理问题”中所涉及的数学和逻辑运算的复杂性和数目，那么有效的解决方案并不是一个 普通的问题。

形成常规CPU的通用电路中所固有的硬件限制加剧了可用CPU处理时间的普遍缺 乏。此类硬件限制包含数学/逻辑执行单元和数据寄存器的数目不足、缺乏用于数据/逻 辑运算的并行执行能力以及对外部存储器的带宽相对受限。简单地说，常规CPU的结 构和运算能力不能很好地与复杂的基于物理的仿真的计算和数据传送要求相关。不管许 多常规CPU的速度和超标量性质如何，情况都是如此。常规CPU的多个逻辑电路和先 行能力不能克服由执行单元和数据寄存器的相对有限数目、并行性缺乏和存储器带宽不 足表征的结构的缺点。

与常规CPU形成对比，所谓的超级计算机(如由克雷(Cray)制造的那些超级 计算机)由高度并行性表征。另外，尽管程序通常使用单指令单数据(SISD)运算在常 规CPU上执行，但超级计算机通常包含许多执行单指令多数据(SIMD)运算的向量处 理器。然而，高度并行执行能力的优势是以超级计算情况内的巨大尺寸和成本为代价的。 实用商业考虑因素很大程度上排除了用于常规超级计算机的物理实施方案的途径。

因此，在“消费者可用的”主机系统上所运行的应用程序内并入非常复杂、实时且 基于物理的仿真的问题仍未得到解决。基于软件的对解决除了最简单物理问题之外的所 有物理问题的解决方案已经被证明是不够的。因此，对产生和并入实时且基于物理的仿 真的基于硬件的解决方案已经在若干相关和共同转让的第10/715,459号、第10/715,370 号和第10/715,440号美国专利申请案中提出，所有所述申请案均在2003年11月19日 申请。这些申请案的标的物以引用的方式并入本文中。

如上文引用的中请案中描述，主机系统显示器的帧速率必定相对于可解决下伏于基 于物理的仿真下的物理问题的速度限制所述物理问题的大小和复杂性。因此，倘若帧速 率足以在视觉上实时描绘仿真，那么设计重点变成增加数据处理速度。数据处理速度由 数据传送能力和执行数学/逻辑运算的速度的组合来确定。可通过以较快速率循序执行所 述运算和/或通过将所述运算分成多个子集且此后并行执行选定子集来增加执行数学/逻 辑运算的速度。因此，数据带宽考虑因素和执行速度要求很大程度上界定了适于实时产 生基于物理的仿真的系统的结构。正被处理的物理数据的性质还有助于界定高效的系统 结构。