[发明专利]群组位交错器及其方法

说明书

技术领域

本发明涉及一种交错装置以及其方法，特别是涉及一种群组位交错装置及其方法。

背景技术

在数字通信系统中，信息的传输都是以位的方式来进行。一个位是一个二进制的数据，而这个数据可以被视为两种值，其中一个是“1”而另一个则是“0”。当一个位在传送器以一个值被发送出去，而被接收器接收后却解码得到不同的值时，就是代表一个位错误(bit-error)发生了。这种的错误导因于例如像是噪声、干扰、衰减或任何上述状况的组合而产生的信道损伤。

通常，这个噪声、干扰以及衰减造成的通道损伤会突然的出现，并且造成连续的多个位的错误。当在接收端连续接收到多个位错误，表示产生了连续性错误(burst-error)。在大多数的通信系统中，都使用一种前向错误更正(forward error correction，以下均称为FEC)的方法来检测并校正位错误，进而有效提升通信系统的性能。

然而，在位错误不是连续发生的情况下，FEC的校正能力是最好的。也就是说，单一位错误，都可以利用现今的FEC的算法、设备或是装置而有效地检测并校正。但是若是发生连续的位错误，利用现今的FEC的算法、设备或是装置就无法容易地被检测并校正。而交错(interleaving)算法则是在数字通信中常使用的一种算法，其目的在于使连续的连续性错误被展开成为多个孤立的位错误。利用合适的FEC机构，再配合上述的交错算法，这些被分散开的孤立的位错误就可以有效的被校正，使完整的信息可以正确地被传送到接收器上。此外，在传送端，这种执行交错算法的装置称为交错器(interleaver)，相对的，在接收端用以执行解交错的装置则称为解交错器(de-interleaver)。

藉由交错传送位以及解交错接收位可以将一个长的连续性错误展开而成为多个单一的位错误或是多个较短的连续性错误。接下来的FEC算法便较有可能校正这些单一的位错误或是多个较短的连续性错误。

请同时参照图1A、图1B、图1C以及图1D。图1A示出了写入数据至已知的交错器10的顺序示意图，图1B示出了由已知的交错器10读出数据的顺序示意图，图1C则示出了写入数据至已知的解交错器11的顺序示意图。此外，图1D则示出了由已知的解交错器11读出数据的顺序示意图。在此，交错器10采用方块交错(block-interleaving)算法，而解交错器11则采用方块解交错(block-de-interleaving)算法。

如同图1A以及图1B所示出了，交错器10在传送端交错输入数据(输入至交错器10)的多个位。而所接收到的交错后的位将被以列的顺序被写入至一个储存阵列中(通常是存储器)。而在读出这个储存阵列时，则是以行的顺序将其读出。

在图1A中，输入数据(输入至交错器10)将会以一个固定的方向(参照图1A示出了的箭头方向，为由左到右)被写入，直至写满此列后则更换写入至下一列中。在写完输入数据的所有位后，藉由行的变换就可以完成分散的排列这些位。也因此，在传送时的长的连续性错误将会被展开成为多个单一的位错误或是多个散乱且较短的连续性错误。在图1B中，这些经由行变换的的位则可以依照行的顺序被读出。换言之，在交错器10中被储存并变换的数据将会被以另一个方向(参照图1B示出了的箭头方向，为由上往下)一行接着一行被读出。因此，在传送端进行的交错功能，就得以顺利的被完成了。

如同图1C以及图1D所示出了，接收端上的解交错器11相反于传送端上的交错器10。解交错器11所接收到的要被解交错的数据(符码(symbols))将会被以行的顺序被写入至另一个储存阵列中(此储存阵列的维度(dimension)与传送端上的储存阵列的维度相同)，并且，在读取此储存阵列时，则是以列的顺序来读出。

在图1C中，解交错器11接收传送端所传送的数据，而这个数据将会以行的顺序被写入一个储存阵列中。接着，解交错器11进行行的解变换，这个行的解变换的动作与上一段说明中的交错器10中所进行的行的变换相反。而在图1D中，此被解变换后的储存数据以列的顺序被读出，并由解交错器11输出为解交错输出数据。也因此，在接收端上进行的解交错功能，也就得以顺利地被完成了。