[发明专利]用于非易失性存储器的自动节电待机控制的装置和方法

权利要求书

1.一种设备，包括：

非易失性存储器阵列；和

节电电路，所述节电电路在所述非易失性存储器阵列的输入没有改变的情况下，把所述非易失性存储器阵列置入待机模式。

2.如权利要求1所述的设备，其中所述输入没有改变包括没有对所述非易失性存储器阵列的访问。

3.如权利要求1所述的设备，其中所述输入没有改变包括所述非易失性存储器阵列的地址线上没有活动。

4.如权利要求1所述的设备，其中所述节电电路控制所述待机模式的操作，无需处理器的介入。

5.如权利要求1所述的设备，其中所述节电电路根据提供给所述非易失性存储器阵列的芯片使能输入、地址输入和单元选择输入中的至少一个，提供芯片使能输出，以控制所述待机模式。

6.如权利要求1所述的设备，其中所述节电电路包括：

至少一个地址转换探测器，所述地址转换探测器探测所述非易失性存储器阵列的输入没有改变。

7.如权利要求6所述的设备，其中所述节电电路包括：

延迟元件，所述延迟元件用于在所述非易失性存储器阵列的单元选择输入上引入延迟；和

逻辑电路，所述逻辑电路根据来自所述延迟元件的经延迟的单元选择输入和来自所述地址转换探测器的输出，以提供芯片使能输出来控制所述待机模式。

8.如权利要求1所述的设备，所述节电电路通过修改的芯片使能输入来控制所述待机模式。

9.一种方法，包括：

判断对存储器阵列的输入是否被改变；以及

在所述输入没有被改变的情况下，将所述存储器阵列置入待机模式。

10.如权利要求9所述的方法，还包括在预定的一段时间后，在所述输入没有被改变的情况下，执行所述置入。

11.如权利要求9所述的方法，其中所述判断包括判断所述存储器置阵列的地址输入上是否有活动。

12.如权利要求9所述的方法，还包括判断所述存储器阵列是否被选中，以及在所述存储器阵列没有被选中时，执行所述置入。

13.如权利要求9所述的方法，还包括判断所述存储器阵列是否利用单元选择输入被选中，以及在所述单元选择输入指示所述存储器阵列没有被选中时，执行所述置入。

14.如权利要求13所述的方法，还包括在所述单元选择输入上引入延迟。

15.如权利要求9所述的方法，其中所述置入包括将所述存储器阵列置入待机模式，而不需要处理器的介入。

16.一种设备，包括：

无线收发机；

非易失性存储器阵列；和

节电电路，所述节电电路在所述非易失性存储器阵列的输入没有被改变的情况下，把所述非易失性存储器阵列置入待机模式。

17.如权利要求16所述的设备，所述节电电路在所述非易失性存储阵列没有通过单元选择输入被选中的情况下，将所述非易失性存储器阵列置入待机模式。

18.如权利要求16所述的设备，所述节电电路包括：

延迟元件，所述延迟元件用于在所述非易失性存储器阵列的单元选择输入上引入延迟。

19.如权利要求16所述的设备，所述节电电路包括：

至少一个地址转换探测器，所述地址转换探测器探测所述非易失性存储器阵列的输入没有改变。

20.如权利要求16所述的设备，所述节电电路根据提供给所述非易失性存储器阵列的芯片使能输入、地址输入和单元选择输入中的至少一个，提供芯片使能输出，以控制所述待机模式。