[发明专利]制造晶片级封装的方法

说明书

相关申请的交叉引用

本申请要求于2007年10月2日向韩国知识产权局提交的韩国专利申请第10-2007-0099228号的优先权，将其全部披露内容结合于此作为参考。

技术领域

本发明涉及一种制造晶片级封装的方法。

背景技术

与电子设备向提供更高性能的更轻、更薄且更小的产品趋势同步，安装在封装(封装件)中的半导体芯片的尺寸变得更小且容量更大。因此，作为置于半导体芯片表面上的部分且通过其可以传递外部信号的焊盘在尺寸和间距方面也在减小，并且以各种构造安排(布置)。这样，形成用于连接焊盘与印刷电路板的键合引线(键合线，bonding wires)的方法(工艺)变得越来越复杂。

为了克服用于形成键合引线的方法中的困难，已经提出了一种焊盘重分布技术(pad redistribution technique)，利用该技术可以将焊盘的位置重新分布成有利于形成键合引线的方法的结构。该焊盘重分布技术可以包括在精加工晶片(修整晶片)上顺序地形成绝缘膜图案、种子(晶种)金属膜、光敏膜图案(感光膜图案)、以及金属图案等，以将该焊盘的位置重新分布至期望的位置。

在低端产品(low end product)的情况下，单层重分布(再分布)可以在成本降低方面提供优势，但在高性能、高功能性芯片(die)的情况下，由于需要许多I/O(输入/输出)，因此对于电连接可能需要多个重分布层。

图1至图3示出了对于重分布的每一层，利用根据现有技术的半导体工艺形成的晶片级封装。

首先，如图1所示，该晶片可以被弄平，并且，可以形成具有通孔的BCB(苯并环丁烯)层，然后，如图2所示，可以实施施加光刻胶(光致抗蚀剂)、曝光、显影、以及蚀刻UBM(底部势垒金属(under-barrier metal))的工艺，以形成从键合焊盘(bonding pad)延伸至新的凸块焊盘的流道(runner)。接着，如图3所示，可以堆叠第二BCB层以保护该流道，并且最后，可以在晶片上形成焊料凸块(solder bump)。

然而，由于通过半导体工艺制造重分布层的高成本，因此可能需要高的制造成本以形成多个重分布层，这在大规模生产中引起问题。

发明内容

本发明提供了一种制造晶片级封装的方法，其可以降低由通过半导体工艺形成的昂贵的重分布层引起的制造成本的增加。

本发明的一个方面提供了一种制造晶片级封装的方法，该方法包括：在晶片基板(衬底)上堆叠绝缘层；在该绝缘层中加工通孔；在该绝缘层上形成种子层；在该种子层上形成与重分布图案具有对应关系的抗镀层(电镀抗蚀剂，plating resist)；通过电镀形成包括用于外部接触的端子(terminal)的重分布图案；以及将导电球连接至端子。

在堆叠绝缘层之前，该方法可以进一步包括：穿透基板以便形成空腔(cavity)；将粘附层附着到基板的一侧；以及通过在空腔中插入晶片基板而将该晶片基板放置在粘附层的一侧上。

在某些具体实施方式中，在附着粘附层之后，该方法可以进一步包括：在粘附层的另一侧上形成承载层(carrier layer)。

在形成重分布图案之后，该方法可以进一步包括：除去抗镀层；涂覆PSR(光成像阻焊)油墨，以便覆盖绝缘层和包括端子的重分布图案；以及选择性地除去PSR，以便暴露出端子。

在连接导电球之前，该方法还可以包括：在端子上形成防止端子氧化的钝化层。

在某些具体实施方式中，在连接导电球之前，还可以包括分离粘附层和承载层的操作。

在根据本发明某些具体实施方式的制造晶片级封装的方法中，可以使用便宜的PCB工艺(方法)来形成多个重分布层，以便可以降低工艺成本。在利用半导体制造工艺实施第一重分布层后，可利用PCB工艺继续实施第二层，以提高制造过程的稳定性和效率。

本发明的其他方面和优点将在下面的描述中部分地进行阐述，并且可以部分地通过描述变得显而易见，或可以通过实施本发明而获知。

附图说明

图1、图2、以及图3是示出了利用根据现有技术的半导体工艺制造的晶片级封装的示图。

图4是示出了根据本发明一个方面的制造晶片级封装的方法的流程图。

图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20以及图21是表示根据本发明一个方面的制造晶片级封装的方法的示图。

具体实施方式