[发明专利]能够高速操作的电平转换器和高速电平转换方法

说明书

技术领域

本发明涉及一种半导体电路，尤其涉及一种能够使用节点间(internodal)开关以高速操作的电平转换器以及高速电平转换方法。

背景技术

大功率半导体集成电路的开发重点已经放在了小型化和低功耗上。为了实现所需的小型化和低功耗，使用超深亚微米(UDSM)工艺，通过降低半导体集成电路中氧化物的厚度和沟道的长度能够大量生产高速晶体管。

当使用UDSM时，降低半导体集成电路的工作电压，以便使用大约1.0V或小于1.0V的超低电压。然而，当在半导体集成电路的核心中使用超低电压时，半导体集成电路的输入/输出(I/O)单元可能需要以更高的电源电压运行，因此需要用于抬升低电压的电平为高的电平转换器。电平转换器是用于产生高于或者低于从半导体集成电路输入的电压的输出电压的电路，并充当具有不同电源电压电平的电路之间的接口。

图1是传统电平转换器10的电路图。参考图1，电平转换器10包括第一反相器I1、第二反相器I3、电平转换单元15和第三反相器I5。

第一反相器I1接收输入信号A，并将输入信号A反相，由此输出反相的输入信号A作为第一切换信号SS1。第二反相器I3接收第一切换信号SS1，并将第一切换信号SS1反相，由此输出逻辑上等价于(被缓冲)输入信号A的第二切换信号SS2。电平转换单元15响应于第一切换信号SS1和第二切换信号SS2将输入信号A的电压电平升高或者降低预定值，由此在节点N3上输出逻辑上等价于反相输入信号A的电平升高的或者电平降低的信号。第三反相器I5在节点N3上接收电平转换单元15的输出信号，并将输出信号反相，由此输出逻辑上等价于输出信号A的电平转换信号Y。

然而，当电平转换器10的输出信号A从第一逻辑电平(例如低电平“0”)转变成第二逻辑电平(例如高电平“1”)时，出现下述的问题。

在电平转换器10中的电平转换单元15上执行电平转换。包含在电平转换单元15中的晶体管是第一晶体管MN3、第二晶体管MN4、第三晶体管MP3和第四晶体管MP4。由可交替地施加到其栅极的第一电源电压VDD1的摆动(swing)宽度来决定第一和第二晶体管MN3和MN4的电流驱动能力；并由可交替地施加到其栅极的第三电源电压VDD2的摆动宽度来决定第三和第四晶体管MP3和MP4的电流驱动能力。

当输入信号A处于第一逻辑电平(例如低电平“0”)时，第一和第四晶体管MN3和MP4导通，而第二和第三晶体管MN4和MP3截止。当输入信号A转变成第二逻辑电平(例如高电平“1”)时，第二和第三晶体管MN4和MP3变为导通，而第一和第四晶体管MN3和MP4变为截止。

然而，因为第三电源电压VDD2高于第一电源电压VDD1，所以第四晶体管MP4的电流驱动能力可能大于第二晶体管MN4的电流驱动能力，因此，第二节点N3的电压电平可能不足以降低到使第三晶体管MP3导通。因此，第三晶体管MP3可能维持截止或者在第三晶体管MP3中流动的电流可能降低到低于子阈值，结果，不能在所设计的工作时间内正确地执行交叉耦接的第三和第四晶体管MP3和MP4的导通或者截止操作。因此，在电平转换器10中可能出现逻辑故障操作。而且，由于电平转换单元15的缓慢转变，所以提供给第三反相器I5的电流增加，由此增加了功耗。因此，传统电平转换器10可能具有非常短的工作特性，并且在预定的工作时间内可能不能输出所希望的电压电平。

为了克服这些问题，在传统的设计中通常是增加第三和第四晶体管MP3和MP4的栅极(沟道)宽度，其目的是防止第一和第二晶体管MN3和MN4的电流驱动能力明显低于第三和第四晶体管MP3和MP4的电流驱动能力。然而，在那些方案中存在的缺陷是，可能因而增加了电平转换器10的面积以及包括电平转换器10的系统的面积。

发明内容

本发明的一些实施例提供了一种电平转换器，其能够以高速甚至在超低电压下运行，并且本发明的一些实施例提供了相应的电平转换方法。

本发明的一些实施例提供了一种能够降低功耗的电平转换器及其电平转换方法。

本发明的一些实施例提供了具有较小面积的电平转换器及其电平转换方法。