[发明专利]一种超长指令字指令并行执行方法及装置

说明书

技术领域

本发明涉及电子技术领域，尤其涉及一种超长指令字指令并行执行方法 及装置。

背景技术

超长指令字（VLIW，Very Long Instruction Word）架构是目前主流数字 信号处理器架构。VLIW架构超长指令字是指数字信号处理器同时执行的最大 指令条数至少超过1条，超过1条的指令组合在一起构成了一个超长指令字。 超长指令字通过数字信号处理器指令获取，译码，分发和执行等阶段来完成 指令定义的功能。数字信号处理器为同时执行多条指令，需要提供多个功能 单元，还要特殊的指令分发单元。指令分发单元将一条超长指令字中多条指 令字分发给不同的并行功能单元。多个功能单元构成了处理器的功能单元 组。

VLIW架构在执行并行指令时，数字信号处理器指令译码、分发电路需要 判断超长指令字中当前指令与后一条指令是否可以并行执行。

与本发明相关的现有技术中，判断前后指令是否可以并行执行的技术方 案如下：

在指令编码中指定一位作为并行标志位。如果该标志位为1，则当前指令 与后续指令可以并行执行。如果为0，则表示当前指令与后续指令不能并行执 行。

如图1所示，一个超长指令字包含了8条指令，每条指令都包含一个p位， 用来表示下条指令与当前指令是否可并行执行，其中A指令的p=0，所以A指 令与B指令不可并行；B指令的p=0，所以B指令与C指令不可并行，C、D指 令的p=1，所以C、D、E指令可以并行执行；E指令的p=0，所以E指令不可与 F指令并行执行，F、G指令的p=1，所以F、G、H指令可以并行执行，图1中 p位前的编号为各指令对应的功能单元的编号。如图2所示为指令并行执行示 意图。

在实现本发明过程中，发明人发现，上述现有技术至少存在如下缺点：

该方案由于占用了指令编码中的一位（p位），因此用来表示并行执行的 信息占到了总共编码信息的1/N（N为指令长度）。其中N是指令编码的位 长。由于指令编码空间有限，一位信息只用来表示并行执行，造成了编码效 率降低。

发明内容

本发明实施例提供一种超长指令字指令并行执行方法及装置，解决了指 令中需要额外标志位来指示多指令在多功能单元并行执行带来的编码效率低 的问题。

本发明实施例是通过以下技术方案实现的：

本发明实施例提供一种超长指令字指令并行执行方法，包括：

获取超长指令字包；

根据获取的超长指令字包中各指令对应的功能单元的编号大小判断当前 指令是否能够与下一指令并行执行；

根据上述判断结果执行各指令。

本发明实施例提供一种超长指令字指令并行执行装置，包括：

获取单元，用于获取超长指令字包；

第一判断单元，用于根据超长指令字包中指令对应的各功能单元的编号 大小判断当前指令是否能够与下一指令并行执行；

功能单元，用于根据所述第一判断单元的判断结果执行各指令。

由上述本发明实施例提供的技术方案可以看出，本发明实施例根据超长 指令字中各指令对应的功能单元的编号大小来判断当前指令是否可以与下一 指令并行执行，解决了指令中需要额外标志位来指示多指令在多功能单元是 否可以并行执行带来的编码效率低的问题。减少了并行指示位，扩大了编码 空间，降低了并行执行信息在整个指令中占用的存储空间。

附图说明

图1为现有技术一种超长指令字示意图；

图2为现有技术指令并行执行示意图；

图3为本发明实施例一超长指令字指令并行执行方法流程图；

图4为本发明实施例超长指令字示意图；

图5为本发明实施例指令并行执行示意图；

图6为本发明实施例二超长指令字指令并行执行方法流程图；

图7为本发明实施例三超长指令字指令并行执行装置模块示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。