[发明专利]一种动态时钟与电源的控制方法、系统及装置

说明书

技术领域

本发明涉及移动通信技术领域，尤其涉及一种动态时钟与电源的控制方 法、系统及装置。

背景技术

随着3G时代的到来和芯片集成度的不断提高，目前，许多高端手机的基 带处理器芯片都具有多个核处理器，比如具有2个ARM9(Advanced RISC Machines)和2个数字信号处理器(Digital Signal Processor，DSP)核的基带 处理器芯片。其中1个ARM核和1个DSP核一起运行无线协议栈软件，而另 一个ARM核和另一个DSP核一般用来实现应用层软件和音视频编解码。因为 核处理器的增多，手机的功耗也越来越大，动态时钟和电源的控制方法就是根 据不同的业务和状态只让必要的处理器和外设工作，如配置不同的工作时钟和 核电压等，从而动态的调节手机功耗，以达到最小化手机功耗的目的。因此， 如何通过简单有效并且可靠的方法实现这种多核处理器条件下基带系统的时 钟和电源的动态控制，对于提高高端手机的待机时间、通话时间而言将越来越 重要。

在多核处理器系统中，每个处理器的任务各不相同，而多个核处理器共用 一个系统时钟，或使用相同的核电源，某个核单方面关掉时钟或电源会导致其 它核和外设工作状态被破坏，因此必须保证多个核处理器同步进入睡眠和唤醒 状态。在这种情况下往往需要一个主控处理器来控制系统的时钟和电源。

下面以基于双核的基带处理器为例，简单说明现有技术中采用软件方法实 现动态时钟与电源控制的基本流程：

如图1所示，在一个较简单的具有1个ARM核与1个DSP核的2核系 统中，ARM核作为主控处理器。基带芯片的工作状态可以分为工作(Active) 状态、DSP空闲(Idle)状态和深睡眠(Deep Sleep)状态等几个状态，系统 根据这些状态控制处理器的时钟和核电压。

DSP核在任务结束后关闭其外设，准备进入Idle状态，DSP核给ARM核 发送一个中断，通知ARM核后DSP核进入Idle状态，此时系统进入DSP Idle 状态；在DSP Idle状态下当ARM核收到DSP核发送的中断，并判断DSP核 已处于Idle状态后，在没有任务的情况下，ARM核关闭其外设和DSP核的核 时钟，然后配置好定时唤醒模块、关闭系统时钟和电源，进入Deep Sleep状态。 系统唤醒的流程同睡眠的反过程类似。定时唤醒模块到设定时间或者被键盘等 中断唤醒，打开电源和时钟源晶振，完成上电时序后打开锁相环 (Phase-LockedLoop，PLL)，然后恢复到睡眠前的时钟和DSP Idle状态。之后， ARM核打开DSP核时钟，给DSP核发一个唤醒中断，DSP核恢复Idle状态 前的工作状态，继续执行手机网络同步任务，这时ARM核可以开始执行应用 层及高层协议栈任务，系统处于Active状态。

在现有技术下，即使作为主控处理器的需要高频时钟的核处理器没有别的 任务，每次睡眠和唤醒过程也都会被使用，导致额外的处理器功耗的开销。对 于具有更多核的系统，系统状态以及交互和同步机制的复杂程度将大大增加。

并且，采用软件同步机制的控制方法不能保证硬件可靠的进入睡眠状态， 作为主控处理器的核处理器接收其他的核处理器发送的中断信号，并根据此 中断信号作出关闭时钟和核电源的动作需要时间，主要是因为当其他核处理器 发出中断信号后，通过软件将此中断信号传输到主控处理器，此主控处理器根 据此中断的内容作出控制，通过软件将此控制信令传输到其他的核处理器，实 现对其他处理器的控制。可以看到在整个的控制过程中，中断信号通过软件传 输到主控处理器，主控处理器作出控制后通过软件实现对其他核处理器的控 制，因此采用软件实现的方法增加了控制实现的时间，无法有效的保证快捷准 确的时钟和电源的控制。

另外软件很难判断时钟和电源资源被占用的情况，贸然关闭时钟和电源 会导致数据的丢失和系统工作状态出错。例如直接存储器存取(Direct Memory Access，DMA)外设正在工作，需要使用系统时钟，如果这时候时钟被关闭， 会导致数据丢失。

发明内容

本发明实施例提供一种动态时钟与电源的控制方法及装置，用以解决现有 技术中动态时钟与电源的控制方法不可靠、对时钟和电源被占用的情况难判断 以及功耗大的问题。

本发明实施例提供的一种动态时钟与电源的控制系统，包括：至少一个核 处理器和时钟和电源管理模块：