[发明专利]基于SOI圆片的三维集成电路的实现方法

说明书

技术领域

本发明属于半导体制造技术、三维集成技术，以及传感器制造技术领域，特别涉及一种基于SOI圆片的三维集成电路的实现方法。

背景技术

集成电路特征尺寸的不断降低、集成度的不断提高，不仅使集成电路的特征尺寸逐渐逼近物理极限，而且使集成电路在设计、制造和成本等方面都遇到了难以逾越的发展瓶颈。目前互补金属氧化物半导体(CMOS)集成电路的特征尺寸已经进入65nm，器件本身的速度不断提高，每平方厘米的芯片面积上能够集成10亿个CMOS器件。这使高端集成电路芯片上的金属互连线的总长度达到了几十公里，布线变得异常复杂，更重要的是，金属互连的延迟、功耗、噪声等都随着特征尺寸的降低而不断增加，特别是全局互连的RC延迟和动态功耗迅速增加，严重影响了集成电路的性能。目前解决互连延迟的方法是在全局互连线上增加一系列缓冲器，但电路的功耗大幅度增加，即利用功耗换取速度。铜互连及低K介质的使用使串连电阻和寄生电容有所降低，但随着特征尺寸的减小该方法仍旧不能彻底解决延迟等问题。因此，金属互连已经取代晶体管成为决定集成电路性能的主要因素和集成电路发展的真正瓶颈。

三维集成是在平面电路基础上，利用第三维来实现单个芯片内多层器件的集成，即把一个大的平面电路分为若干逻辑上相关联的功能模块分布在多层芯片上，然后通过穿透衬底的三维互连将多层芯片集成。三维互连能够实现多芯片的垂直集成，大幅度降低全局互连的长度，从而大幅度降低互连延迟、提高集成电路速度、减小芯片功耗。三维集成可以实现多层不同工艺甚至不同衬底材料的电路集成，为异质芯片的SOC以及传感器与处理电路的集成提供了良好的解决方案。三维互连是物理互连，在平面集成电路所面临的多芯片异质集成、高带宽通信和互连造成的延迟和噪声等问题上，是最可行的解决手段。

目前三维集成技术主要包括用于体硅圆片的三维集成技术和用于绝缘体上硅(SOI)圆片两大类。用于体硅圆片的三维集成技术一般采用电镀方法在圆片上制备高深宽比的垂直铜互连，通过金属凸点键合实现多层圆片的叠加，可在垂直互连制造以前或者以后减薄体硅的衬底至几十微米。用于SOI圆片的三维集成技术一般采用标准大马士革工艺制备高密度的垂直铜互连，采用二氧化硅(SiO₂-SiO₂)直接键合实现多层圆片的叠加，利用SOI圆片的SiO₂埋层作为去除SOI衬底层的停止层，最终SOI圆片的厚度为几微米。

二氧化硅直接键合的方法首先要对圆片表面进行平整化处理和活化处理，随后在室温直接接触两表面实现弱的键合强度，最后通过高温后退火处理提高键合强度到所需程度。这种键合方法的优点是在键合过程中不会发生上下圆片之间的相对滑移，能够保证最初的对准精度。但是由于对键合的两个圆片表面的平整度要求非常高，一般要达到原子级，即亚纳米量级，因此在键合之前要进行严格的表面平整化处理，成为制造的难点并增加了成本；另外，二氧化硅直接键合对退火温度的要求很高，通常600℃以下的退火难以满足二氧化硅直接键合的要求，影响键合质量；而制造好集成电路的圆片通常只能承受450℃以下的后退火，否则金属化将受到损害。

为了解决SOI圆片三维集成电路制造过程中，二氧化硅直接键合所需的高温过程对集成电路的损害问题，本发明提出了利用有机聚合物热压键合实现多层圆片集成的方法。首先在圆片表面涂覆有机高分子聚合物，随后施加一定的温度和压力使聚合物固化实现两层圆片间的键合。一般有机聚合物的键合温度在450℃以下，与集成电路工艺兼容性好，不会对金属化产生影响；另外这种方法对圆片表面平整度的要求不高，降低了制造难度和成本。

发明内容

本发明的目的是克服高温过程的二氧化硅直接键合，实现多层芯片的三维集成，特别涉及一种基于SOI圆片的三维集成电路的实现方法，其特征在于：将一个制造好集成电路(或微结构)的圆片作为第一层圆片，将另一个制造好集成电路(或微结构)的SOI圆片作为第二层圆片；利用有机聚合物作为键合层实现SOI圆片与辅助圆片的临时键合，将SOI器件层向辅助圆片转移；利用有机聚合物实现相邻圆片间的背面对正面的永久键合；通过穿透圆片的垂直互连实现导电连接，实现基于SOI圆片的三维集成电路，本发明的技术方案包括以下工艺过程：

步骤A：利用干法刻蚀技术刻蚀去除第二层圆片SOI层上对应垂直互连位置的硅，使SOI层的集成电路(或微结构)在埋层二氧化硅层上形成类似硅岛的结构；

步骤B：利用临时键合有机聚合物作为键合层，把所述第二层圆片的正面与一个辅助圆片临时键合；