[发明专利]一种适用于随机存储器的灵敏放大器

说明书

技术领域

本发明涉及随机存储器的灵敏放大器设计，尤其涉及电流型灵敏放大器的设计。 

背景技术

随着微电子技术的进步，半导体技术已经进入深亚微米和超深亚微米阶段，可以将一个相当复杂的数字系统集成在一块芯片上。在这些复杂的数字系统中，通常都需要大量的各种各样的存储器，尤其是对高速、低功耗、大容量随机存储器的需求越来越多。 

大容量随机存储器电路设计中通常需要重点考虑提高存储器访问速度并降低面积和功耗。随着集成度的提高，每一对位线上连接的存储单元数在增加，使位线加长，位线电容增大，在一定的位线摆幅和驱动电流条件下，将使读操作时位线通过单元放电速度很慢。为了提高读出速度，必须缩短位线放电时间。一个解决办法就是减小位线上的电压摆幅，也就是互补位线上的电压差应尽量小，在正常读操作时通过灵敏放大器对两根互补位线上的小电压差进行放大，将内部摆幅放大到电源电压至地的全幅度。因此，采用灵敏放大器是减少存储器阵列延迟、提高存储器读取速度的重要手段。随机存储器的灵敏放大器一般分电压型和电流型两种。电压灵敏放大器速度慢，受工艺偏差影响大；电流灵敏放大器面积大，控制复杂。 

另外，动态随机存储器的读操作过程是破坏性读出，当字线的高电平到来后，存储单元的MOS管导通，若存储单元的电容中存储有电荷(存储1信号)，电容就要放电，则会使数据线(位线)的电位由高变低，使电容中存储的电荷(存储1信号)丢失。为了保持电容器原记忆内容，应当在读操作之后立刻跟随一次回写操作。 

在动态随机存储器的灵敏放大器的现有技术中，为了完成回写操作，往往需要一个单独的复杂的电路，导致面积比较大。同时受到输出线电容的影响，读写速度比较慢。 

发明内容

本发明所要解决的技术问题是提供一种适用于随机存储器的灵敏放大器，以降低灵敏放大器面积，并提高存储器访问速度。 

为解决上述技术问题，本发明提供技术方案如下： 

一种适用于随机存储器的灵敏放大器，包括，放大电路、隔离电路、负载电阻电路、预充电电路和选择电路，其中： 

所述放大电路通过所述隔离电路与所述负载电阻电路连接，所述隔离电路将位线b1，互补位线b1_b和第一隔离线a0，第二隔离线b0隔开，所述预充电电路和所述选择电路连接在第一隔离线a0，第二隔离线b0之间； 

所述放大电路用于对位线b1，互补位线b1_b上的信号进行放大； 

所述隔离电路用于在对存储器进行读、写或者刷新操作时，接通第一隔离线a0，第二隔离线b0和位线b1，互补位线b1_b； 

所述负载电阻电路用于感应电流； 

所述预充电电路用于对第一隔离线a0，第二隔离线b0以及位线b1，互补位线b1_b进行预充电； 

所述选择电路用于在进行读或者写操作时，接通第一隔离线a0，第二隔离线b0和存储器第一输出端gb1，存储器第二输出端gb1_b。 

与现有技术相比，本发明的有益效果是： 

1、省去了现有技术中的数据回写电路，从而节省了面积； 

2、位线与放大电路的输出被隔离电路隔开，使得对存储器的读写速度加快； 

3、晶体管数量很少，降低了功耗。 

附图说明

图1为本发明的适用于随机存储器的灵敏放大器的原理框图； 

图2为本发明实施例1的灵敏放大器的具体电路图； 

图3为利用图2所示的灵敏放大器的读过程波形图； 

图4为利用图2所示的灵敏放大器的写过程波形图； 

图5为本发明实施例2的灵敏放大器的具体电路图； 

图6为利用图5所示的灵敏放大器的读过程波形图； 

图7为利用图5所示的灵敏放大器的写过程波形图。 

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。 

参照图1，本发明的适用于随机存储器的灵敏放大器主要包括：放大电路、隔离电路、负载电阻电路、预充电电路和选择电路。所述放大电路通过所述隔离电路与所述负载电阻电路连接，所述隔离电路将位线b1，b1_b和隔离线a0，b0隔开，所述预充电电路和所述选择电路连接在隔离线a0，b0之间。