[发明专利]一种数据交换处理板及其相应交换处理系统

说明书

技术领域

本发明属于通信技术领域，涉及一种高密度数据交换处理板及其相应交换处理系统，该交换处理板适用于构造互联网T比特级核心路由器及交换机的数据交换处理板。

背景技术

大型通信系统，如T比特级核心路由器及交换机，通常由以下主要部件组成：线卡(Line Card)、交换处理板(Switch Card)、背板(Backplane)等，如图1(核心路由交换系统结构示意图)所示。各部件的功能如下：线卡负责数据的接入处理，同时负责输往背板的数据的队列和流量管理；交换处理板负责各线卡间的数据交换处理；背板是连接线卡和交换处理板的桥梁，它通过高速接插将所有板卡连接起来，起连接作用。

整个路由交换处理的过程是这样的，负责接入的线卡(如线卡1)将10G POS(Packetover SONET，即同步光纤网上的数据分组)信号经由光纤接入后，先通过XFP(10Gb小尺寸可插拔光收发器)完成光电转换，再经10G ASIC(Application Specific Integrated Circuit，即特定用途集成电路)完成成帧还原及数据包的解析处理，然后按照主控系统下发的路由表单通过背板到达交换处理板，再由交换处理板根据相应的交换表单交换至负责输出的目标线卡，由输出线卡的数据处理单元处理后再通过电光转换(出口是光接口)发往目标光纤线路。

在此过程中，交换处理板作为一个核心数据处理部件，占有十分重要的地位。为了最大限度地提高整个通信系统的处理能力，在有限的机箱插槽空间内，交换处理板交换能力的高低，交换处理板单板处理能力的高低，交换处理板的配置灵活性的好坏，都直接决定着整个通信系统的性能。

目前，大型交换机路由器的交换处理板大多是基于Switch Fabric架构的，其典型拓扑结构图如图2所示。整个交换架构由两部分组成：TM(Traffic Management)芯片和Fabric芯片，它们通过高速SerDes(序列化器/反序列化器)连接。其中TM芯片负责交换数据的流程管理和队列管理，Switch Fabric芯片负责各个TM间的数据交换处理。

其中位于线卡后端的TM芯片负责交换数据的队列管理及流量管理，并负责完成并串转换，转换后的高速串行数据经背板到达交换处理板后，由交换处理板根据路由交换信息完成交换调度。由于现有Fabric芯片的交换能力有限，单片最高仅为80G，如果要处理80G以上数据量的交换，就需要将多片Switch Fabric芯片并起来使用，如图2所示即是多片Fabric与多片TM芯片的多星型拓扑结构。

采用多星型拓扑交换架构的交换处理板典型方案如图3所示。整个交换处理板上主要由Fabric芯片和SerDes连接器(Connector)组成。由于采用星型拓扑，各Fabric芯片之间没有任何连接关系，仅通过高速SerDes连接器将各个Fabric的SerDes全部引出，然后通过背板接插件与分布在各个线卡上的TM芯片连接起来。该方案虽能实现了TM间的数据交互，但是无法实现Fabric内的数据交互，不便于数据的集中处理和调度。如果需要实现Switch Fabric芯片之间的连接和数据交换，则各Fabric芯片就需要牺牲一半的带宽，很显然这种应用较并行使用而言缺乏灵活性，且牺牲了交换带宽，在实际应用上来看是得不偿失的。

发明内容

本发明的目的在于克服上述已有技术的缺陷，提出一种高密度、大容量、可扩展的交换处理板结构。在目前Fabric架构及处理能力还很有限的情况下，提出了一种新的解决大容量数据交换处理的方案。

本发明的技术方案如下：

一种数据交换处理板，其特征在于包括至少一块FPGA器件，所述FPGA通过序列化/反序列化连接器接口与背板连接。

所述的数据交换处理板，包括多块相同的所述FPGA器件，每块FPGA器件还包括与其它FPGA星型连接的序列化/反序列化连接器接口。

所述的数据交换处理板，还包括与FPGA数量对等的网络搜索引擎，其中各网络搜索引擎通过其数据地址总线连在对应的FPGA上。

所述的各网络搜索引擎外挂一静态随机存取存储器。

所述的各网络搜索引擎多片级联。

所述FPGA器件还包括与其他数据交换处理板连接的序列化/反序列化连接器接口。

一种数据交换处理系统，包括两个数据交换处理板，其特征在于所述数据交换处理板包括至少一块FPGA器件，所述FPGA通过序列化/反序列化连接器与背板连接；两块数据交换处理板之间的序列化/反序列化连接器接口通过光缆或同轴电缆实现级联。