[发明专利]一种基于开关电容比较电路的时钟恢复方法和电路

说明书

技术领域：

本发明涉及一种时钟恢复电路及其实现方法，是一种利用开关电容比较电路和数字校准振荡器的时钟恢复方法和电路，实现在无晶体振荡器的条件下输出高频率精度的时钟并保持时钟频率，用于通讯领域中时钟的恢复。

背景技术：

在通讯领域中需要频率精准的时钟来进行数据的接收和发送，通常高精度的时钟由晶体振荡器产生。在不能外接晶振或者通过去掉晶振以节约成本的情况下，就需要采用时钟恢复电路来提供高精度的时钟信号。

常用的时钟恢复电路(CRC)的结构基于锁相环原理实现，用于有数据输入时提取时钟，却无法在无数据输入的情况下保持时钟的频率，因此只能用在接收器中，而不能用在发送器中。

本发明提出了一种基于开关电容比较电路和数字校准振荡器的时钟恢复电路结构，可以在有数据输入时提取时钟，并一直保持时钟的频率，可以应用在收发器中，如USB Device等。

发明内容：

本发明提出了一种基于开关电容比较电路和数字校准振荡器的时钟恢复电路结构，解决了无晶振的情况下，在数据发送时保持时钟频率的问题。

该时钟恢复电路主要由数据检测电路、数据处理电路、开关电容比较电路、控制逻辑以及数字校准振荡器(OSC)构成，整个电路构成一个反馈环路，如图1所示。数据处理电路产生一个包含OSC与数据之间的频率关系的电压信号，经过开关电容比较电路后输出给控制逻辑，控制逻辑根据反馈环路产生的数字校准信号来控制OSC的电容阵列的导通，从而改变OSC的振荡频率。通过反馈驱动OSC的频率趋近于输入数据的波特率，最终达到锁定状态。

数据检测电路在上电后检测数据线的状态，使时钟恢复电路在无数据输入时候的处于Reset状态，用来防止系统在上电后没有数据输入的情况下CRC开始工作。

数据处理电路通常由鉴频鉴相器、电荷泵和环路滤波器实现，鉴频鉴相器检测来自两输入端的频率差，将该频率差转换为脉冲信号输出给下一级电荷泵电路，进行相应的充、放电动作，充放电电流输入到环路滤波器，其电压变化的趋势代表了数据与时钟的频率关系。

开关电容比较电路由两个开关电容实现的单位增益保持器(SC)、一个源跟随器和一个比较器构成。两个单位增益保持器之间采用源跟随器连接，两个单位增益保持器分别对数据处理电路输出的现在时刻和前一时刻的电压信号进行采样和保持；比较器对现在时刻和前一时刻的电压信号进行比较，现在时刻电压低于前一时刻电压的情况下比较器输出“1”。如图2所示，开关电容比较电路中SC1和SC2为两个单位增益采样器，SC1与SC2通过一个源跟随器连接，采用源跟随器而不是开关连接SC1与SC2，是因为当SC1状态为保持、SC2状态为采样时，如果采用开关连接SC1、SC2，此时需要开关闭合，就会出现两个电容连接在一起，电荷就会重新分配。采用了源跟随器来连接SC1、SC2，可以防止在此情形下电荷重新分配。

控制逻辑包括D触发器、加法器、寄存器和译码电路等，加法器对比较器输出的数字逐渐进行累加，存至寄存器，通过译码电路后转换为控制OSC电容阵列导通与断开的数字校准开关信号，从而改变OSC的振荡频率。D触发器用于锁定环路。一旦OSC的频率略低于输入数据频率，比较器输出为“0”，此后，由于D触发器的输入端有一个与门，构成了一个反馈，使得触发器的输出会一直维持“0”。寄存器中的内容不再改变，环路进入锁定状态。

数字校准振荡器(OSC)是一种基于RC振荡的振荡器，RC乘积决定振荡频率。RC网络中的电容由一个基础电容和多个由开关控制的小电容构成，初始状态只有基础电容接入RC电路，OSC工作在可以达到的最高频率。由控制逻辑给出的数字校准信号控制开关依次导通，直到OSC的频率趋近于输入数据的波特率。OSC中单元电容大小的选择主要由需要的时钟精度所决定，电容的大小和数量共同决定CRC电路工作的频率范围。

附图说明：

图1CRC系统框图

图2开关电容比较电路

图3开关电容比较电路中开关时序图

图4SC1采样，SC2保持的电路状态

图5SC1保持，SC2保持的电路状态

图6SC1保持，SC2采样的电路状态

具体实施方式：