[发明专利]双冗余CAN总线控制器及其报文处理方法无效
申请号: | 200810106353.4 | 申请日: | 2008-05-12 |
公开(公告)号: | CN101282301A | 公开(公告)日: | 2008-10-08 |
发明(设计)人: | 孙汉旭;贾庆轩;冯涛;叶平;曹红玉 | 申请(专利权)人: | 北京邮电大学 |
主分类号: | H04L12/56 | 分类号: | H04L12/56;H04L1/22;H04L12/40 |
代理公司: | 北京北新智诚知识产权代理有限公司 | 代理人: | 张爱群 |
地址: | 100876*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 冗余 can 总线 控制器 及其 报文 处理 方法 | ||
1、双冗余CAN总线控制器,设置于双总线结构CAN总线上,其特征在于:包括两个CAN总线控制器模块、两个CAN总线收发模块、两个初始化模块、一个协议处理模块、一个总线接收缓存器、一个中断处理单元、一个驱动器切换控制单元、一个总线控制器初始化寄存器、一个FIFO缓存器、逻辑接口和节点处理器;
所述两个CAN总线控制器模块分别为CAN总线控制器模块A和CAN总线控制器模块B;所述两个CAN总线收发模块、两个初始化模块分别与CAN总线控制器模块A和CAN总线控制器模块B相对应;所述两个CAN总线控制器模块通过所述驱动器切换控制单元分别与两条CAN总线相连;所述初始化模块与所述总线控制器初始化寄存器相连,对所对应的CAN总线控制器模块进行初始化;所述协议处理模块与FIFO缓存器相连;所述FIFO缓存器通过逻辑接口与所述节点处理器连接;所述中断处理单元根据CAN总线控制器模块的控制命令对CAN总线收发模块发出相应的中断控制信号;所述CAN总线收发模块一路与协议处理模块直接相连,另一路通过总线接收缓存器与协议处理模块相连。
2、如权利要求1所述的双冗余CAN总线控制器,其特征在于:所述CAN总线收发模块包括:总线接收模块、总线发送模块、CAN发送缓存器;
所述总线接收模块、总线发送模块与所对应的CAN总线控制器模块相连;总线发送模块通过对应的CAN发送缓存器与所述协处理器相连;所述总线接收模块则通过所述总线接收缓存器与协议处理器相连;所述中断处理单元发出的中断控制信号发送至所述总线接收模块或总线发送模块。
3、如权利要求1所述的双冗余CAN总线控制器,其特征在于:所述驱动器切换控制单元中包括两个总线驱动器,分别对应所述两个CAN控制器模块。
4、如权利要求3所述的双冗余CAN总线控制器,其特征在于:所述驱动器切换控制单元中的两个总线驱动器在所述协议处理模块的控制下可切换所对应的CAN控制器模块。
5、双冗余CAN总线控制器的报文接收方法,基于权利要求2所述的双冗余CAN总线控制器实现,其特征在于:
a1)从两个CAN控制器模块接收到的报文,放入总线接收缓存器;
a2)当总线接收缓存器中存有报文,协议处理模块根据报文帧类型做出相应的处理;
a3i)对于监控帧和无编号帧,协议处理模块解析后,生成应答报文送入CAN发送缓冲器;
a3ii)对于信息帧,协议处理模块经过处理存入FIFO缓存器中,等待节点处理器读取,同时由逻辑接口给出中断;
a4)节点处理器收到逻辑接口给出中断,读取FIFO缓存器中存储的报文。
6、双冗余CAN总线控制器的报文发送方法,基于权利要求2所述的双冗余CAN总线控制器实现,其特征在于:
b1)节点处理器检查逻辑接口的状态寄存器发送状态位;
b2)若该发送状态位不为满则将报文送入FIFO缓存器中,等待协议处理模块处理;
b3)协议处理模块对报文打包加入控制字段后,将报文根据发送状态表,交给对应的CAN发送缓存器等待发送;
b4)总线发送模块从对应的CAN发送缓存器中读取打包后的报文,并由CAN控制器模块发送。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京邮电大学,未经北京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810106353.4/1.html,转载请声明来源钻瓜专利网。