[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别涉及一种具有半导体元件的半导体装置，该半导体元件具有由半导体衬底的一部分构成的沟道区域和电极。

背景技术

作为半导体装置，具有IGBT(Insulated Gate Bipolar Transistor)或功率MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)等功率用半导体芯片。作为这些半导体芯片中的栅极结构，主要有平面栅极结构和沟槽栅极结构。

作为沟槽栅极结构中的栅极材料，以往例如使用多晶硅。近年来，为了降低沟槽栅极的电阻率，提出使用高熔点金属的方法。例如，根据日本特开2001-044435号公报，在沟槽栅极结构的沟槽形成有作为缓冲层的多晶硅层和高熔点金属。

另外，有时对栅极连接有被称为栅极电阻的电阻元件。以往，栅极电阻外置在半导体芯片上，但是，近年来，提出将栅极电阻内置在半导体芯片中。

例如，根据日本特开2002-083964号公报，提出内置在半导体芯片中的栅极电阻(内置栅极电阻)。根据该公报，利用由多晶硅等构成的内置栅极电阻来稳定半导体元件的并联连接时的开关动作。

另外，例如，根据日本特开2003-197914号公报，提出在作为栅极外部连接电极的露出部的栅极焊盘之下隔着层间绝缘膜而设置由多晶硅等构成的内置栅极电阻的结构的半导体装置。根据该公报，获得这样的半导体装置：不会减少半导体衬底的活性区域的面积而具有大面积的内置栅极电阻，抑制过渡性的脉冲电流的电流密度。

上述外置有栅极电阻的半导体装置存在部件个数变多的问题。另外，栅极电阻和半导体芯片的连接部分容易受到由外部噪声引起的电位变化，该电位变化不经由栅极电阻而直接影响到半导体芯片内的栅极。因此，存在容易发生半导体装置的误动作或振荡这样的问题。

另外，如在向IGBT的数百至数万个栅极供给电流的情况那样，在栅极电阻流过大电流的情况下，为了确保可靠性，而需要增大栅极电阻中的电流路径的剖面积。在上述的日本特开2002-083964号公报的半导体装置中，需要增大内置栅极电阻的宽度尺寸或厚度尺寸。但是，若增大厚度尺寸，则存在成为内置栅极电阻的膜的成膜所需要的时间变长的问题和该成膜后的加工变得困难的问题。另外，若增大宽度尺寸，则存在内置栅极电阻的面积变大、半导体芯片的面积变大这样的问题。

另外，在上述的日本特开2003-197914号公报的内置栅极电阻中，由于栅极焊盘和内置栅极电阻重叠而形成，所以，在降低半导体芯片的面积上有效果，但是，该降低效果存在栅极焊盘面积下降的问题。

发明内容

本发明的一个目的是提供一种具有能够以较高可靠性流过大电流的、平面积较小的电阻元件的半导体装置。

另外，本发明的另一目的是提供一种具有能够控制电阻值的电阻元件的半导体装置。

另外，本发明的又一目的是提供一种具有多个栅电极并抑制电位信号向各栅电极传递的延迟差的半导体装置。

另外，本发明的又一目的是提供一种具有分流电阻的、更小型的半导体装置。

另外，本发明的又一目的是提供一种具有寄生电阻较小的布线的半导体装置。

本发明的半导体装置具有半导体衬底、绝缘膜、半导体元件和电阻元件。半导体衬底具有第一槽部。绝缘膜覆盖第一槽部的内表面。半导体元件具有电极。电阻元件以成为针对流过电极的电流的电阻的方式与电极电连接，并且隔着绝缘膜设置在第一槽部中。

另外，半导体装置可以具有以下特征。

一个方面的半导体装置具有半导体衬底、绝缘膜、半导体元件和电阻元件。绝缘膜覆盖半导体衬底的至少一部分。半导体元件具有电极。电阻元件以成为针对流过电极的电流的电阻的方式与电极电连接，且隔着绝缘膜而设置在半导体衬底上。因半导体衬底和电阻元件之间的电位差而在电阻元件中产生耗尽层。

另一个方面的半导体装置具有半导体衬底、半导体元件、绝缘膜和至少一个二极管。半导体元件具有电极。绝缘膜覆盖半导体衬底的至少一部分。二极管设置在绝缘膜上，以成为针对流过电极的电流的电阻的方式与电极电连接。

又一个方面的半导体装置具有半导体衬底、半导体元件、绝缘膜和至少一个结型场效应晶体管。半导体衬底具有第一槽部。

半导体元件具有电极。绝缘膜覆盖半导体衬底的至少一部分。结型场效应晶体管设置在绝缘膜上，并具有源极和漏极。