[发明专利]处理器

说明书

技术领域

本发明涉及处理器，特别是涉及一种可以削减程序大小的处理器。

背景技术

在处理器中，在中断发生时或为了抑制消耗功率而转移到休眠模式时等，将存储在所有寄存器或正在执行的处理中所使用的一部分寄存器中的数据保存到堆栈(stack)中。这样存储在多个寄存器中的数据保存在堆栈中的情况下，从程序存储器中读出与作为对象的寄存器的数量对应的堆栈命令，进行堆栈处理(例如，专利文献1)。

专利文献1：日本特开2003-345456号公报

这样，在程序中记载了将多个寄存器的数据保存的堆栈命令，因此与寄存器的数量相对应增大了程序的大小。

发明内容

本发明是鉴于上述问题而做出的，其目的在于提供一种可以削减程序大小的处理器。

为了达到本发明的目的，本发明的处理器具备：多个寄存器；命令读出电路，其从存储器中读出命令；命令生成电路，其在由上述命令读出电路所读出的上述命令是指示保存上述多个寄存器中所存储的数据的命令的情况下，按照每个上述寄存器生成将上述数据保存在规定的存储区域中的命令；和命令执行电路，其执行从上述存储器中读出的上述命令以及由上述命令生成电路所生成的上述命令。

发明效果

可以提供一种可削减程序大小的处理器。

附图说明

图1是本发明一实施方式的处理器的构成的图。

图2是表示多堆栈模块的构成例的图。

图3是表示计数器电路的构成例的图。

图4是表示计数器电路的动作的图。

图5是表示命令代码生成电路的构成例的图。

图6是表示命令代码生成电路的动作的图。

图7是表示寄存器ID比较电路的构成例的图。

图8是表示寄存器ID比较电路的动作的图。

图9是表示PUSHM命令的情况下的处理器整体的时序图。

图10是表示PUSHM命令的情况下的控制电路的时序图。

图11是表示PUSHM命令的情况下的计数器电路的时序图。

图12是表示PUSHM命令的情况下的命令代码生成电路的时序图。

图13是表示PUSHM命令的情况下的寄存器ID比较电路的时序图。

图14是表示POPM命令的情况下的处理器整体的时序图。

图15是表示POPM命令的情况下的控制电路的时序图。

图16是表示POPM命令的情况下的计数器电路的时序图。

图17是表示POPM命令的情况下的命令代码生成电路的时序图。

图18是表示POPM命令的情况下的寄存器ID比较电路的时序图。

图中符号说明：10-处理器，11-程序计数器，12-多堆栈用寄存器，13-数据寄存器，14-地址寄存器，15-程序地址生成电路，16-程序存储器接口，17-多堆栈模块，18-选择器，19-命令寄存器，20-命令解码电路，21-控制电路，22-地址运算电路，23-数据存储器接口，25-程序存储器，26-数据存储器，31-计数器电路，32-命令代码生成电路，33-寄存器ID比较电路。

具体实施形式

图1是表示本发明的一实施方式的处理器的构成的图。处理器10包括：程序计数器11、多堆栈用寄存器12、数据寄存器13、地址寄存器14、程序地址生成电路15、程序存储器接口16、多堆栈模块17、选择器18、命令寄存器19、命令解码电路20、控制电路21、地址运算电路22、以及数据存储器接口23。

在程序计数器11中，保存有用于指定从程序存储器中读出的命令的程序计数值。在多堆栈用寄存器12(存储电路)中存储有数据(指定数据)，该数据在对存储在多个寄存器中的数据进行堆栈处理(多堆栈处理)时，用于指定作为堆栈对象的多个寄存器。在数据寄存器13中，存储各种数据，在地址寄存器14中存储各种地址。

程序地址生成电路15，根据控制电路21的控制，使存储在程序计数器11中的程序计数值进行上升计数(up count)，并且按照程序计数值生成针对程序存储器25的地址并输出。另外，程序地址生成电路15，能够按照从控制电路21输出的信号cnt_stp停止程序计数值的更新。在本实施方式中，程序计数值的更新，仅在信号cnt_stp为“0”的情况下执行，在“1”的情况下停止。

程序存储器接口16，从程序存储器25中读出存储在由程序地址生成电路15所生成的地址中的命令。

另外，由程序地址生成电路15以及程序存储器接口16构成的电路相当于本发明的命令读出电路。