[发明专利]无辅助、低触发电压和高维持电压的SCR

说明书

技术领域

本发明涉及可控硅整流器SCR，更具体地涉及具有可控的触发电压和维持电压的SCR。

背景技术

位于芯片上以防止静电放电损害的保护电路是用于集成电路的必需器件，特别地在超大规模集成电路VLSI中常常出现更新、更快、更小的设计。

图1解释了传统的双极SCR保护装置。可以使用标准的MOS制作工艺(由此有“栅极”端)来制造该装置，在这里双极晶体管通常被标注为寄生的，但是就是这些晶体管提供了保护。通常有从T1的阳极到基极的电阻R1，和一个从栅极到阴极的电阻R2。如果栅极和阴极接地，则阳极会电压上升，这不会伴随出现任何事，除了出现一些小的漏电流，直到该装置被击穿。如果施加一个单独的信号使栅极到阴极正向偏置，T2将导通并且依次导通T1，并且该装置从阳极到阴极出现低阻抗而触发。但是，不提供该单独的信号将更有利。

如果栅极保持断开，且阳极的电压VA上升，VB接地，则VA将达到触发(或迅速跳回(snap-back))电压电平VAB，这将会产生如图2所示的负阻抗迅速跳回曲线。VA降到维持电压VH。当到达VAB时，T1或T2击穿并且另一个导通。网络效应是指触发该装置，T1和T2从阳极到阴极出现低阻抗而导通。该情况有时候也被说成“闩锁”。典型地限制该电流，这样该闩锁通常不具有破坏性。

已知的问题持续地存在于现有技术的电路中。例如，对于跨接电源干线的SCR，如果该电源干线电压高于SCR的维持电压，那么当发生ESD(静电放电)事件时，SCR导通，但是当该事件结束，SCR仍然保持导通。某些已知的SCR导通的电压太高而不能完全保护那些低电压IC(集成电路)，例如使用3.3V或1.8V电源的电路。

开发的典型模型是对ESD事件测量和分类。峰值电压大约运行在+/-2kV到16kV之间。这些模型中的一些是：HBM(人体模型)；MM(机械模型)；CDM(充电设备模型)；以及IEC(国际电子技术委员会)模型。对于这些模型，ESD事件所用时间大约在少于10纳秒的上升时间和衰减时间到大约10倍这么长的时间之间。

不管它们的局限性，对于这样的保护来说，SCR是电子器件的优选，且在现有技术中也有许多的实例。这些现有技术有：Chen等人的U.S.专利号6,172,404(′404)，授权于1/9/2001；Ker等人的U.S.专利号7,071,528(′528)，授权于7/4/2006；Salcedo等人的U.S.专利公开号2005/0151160(′160)，公开于7/14/2005；以及Salcedo等人的U.S.专利公开号2006/0151836(′836)，公开于7/13/2006。

专利′404没有记载触发电压(阳极到阴极)的值，而该值在本发明中为具体的参数。此外，专利′404没有提出本发明中有的低触发电压和相对高的维持电压。

专利′528结合引入了一个三端装置，其具有相当于提供给图1中栅极端的单独的触发信号。本发明没有提出三端装置。

与本发明+8V的触发电压相比，公开文献′160和′836分别没有提出低于+13V或+15V的触发电压。

发明内容

本发明提供了具有低电压触发电平和相对高的维持电压的两端保护SCR装置，其适合于保护IC电路，特别是保护低压电源干线和低电压电路免于遭受ESD事件损害。作为示例，触发电压可低至8V，且维持电压可调整或设置为大约5V到7.5V的值。

作为示例，与现有技术的装置相比，本发明具体实施方式的位置、大小和处理步骤提供了低触发电压和高维持电压。本发明的一个具体实施方式提供了具有建立在N阱和邻接的P阱上的阳极和阴极的保护性SCR。N阱和P阱都形成于N型外延层上，N型外延层建立在p型衬底上。桥接N阱和P阱而形成ESD结构，这里ESD结构比N阱具有较高的n型掺杂密度。在P阱中在与ESD结构横向距离L1处形成PLDD结构。该PLDD结构具有高于P阱的掺杂水平。宽度为D5的N+结构形成于ESD结构中，且该N+结构具有比ESD结构高的n型掺杂密度。P+结构形成于PLDD结构中，且该P+结构具有比PLDD结构高的p型掺杂密度。N+结构的边缘位于与P+结构最近的边缘横向距离LX处，这里L1和LX之间的差值部分地确定了保护性SCR的击穿电压和维持电压。

当L1为零时，保护性SCR的触发电压大约为8V。其他参数，特别是N+结构的横向宽度D5，可改变以将保护性SCR的维持电压调整或设置为大约5V到7.5V，同时该触发电压大约保持为常数。