[发明专利]芯片封装的堆栈结构

说明书

技术领域

本发明主要是公开一种芯片封装的堆栈结构，更特别地是以可挠性基板做为堆栈结构的载板，使得不同尺寸及功能的芯片在完成封装后再进行堆栈的结构，以缩小芯片封装堆栈结构的尺寸。

背景技术

现今，对于内存模块容量的需要是日渐增加。然而，内存容量的增加速率并不能符合市场的需求。因此，技术上的差距在现今可以利用堆栈内存芯片以提供足够的内存容量的需求。

芯片堆栈技术为已知且为成熟的技术，两个或是多个芯片相互的堆栈，且每一个芯片由间隔物(spacer)所分开。每一个内存芯片利用导线并以打线的方式电性连接至共享的载板上，此载板具有电性重分布层，例如：锡球，是由锡球将堆栈组件贴附在内存模块基板上。

此外，堆栈多数个内存芯片封装结构在一封装堆栈上，例如：球格式数组(BGA)封装，且其具有额外的接触垫在BGA的基板表面上，且设置在相对于锡球的表面上。在此方法中，其BGA可以利用焊接的方式以形成一内存芯片堆栈。

在其它技术中，内存芯片具有一贯穿芯片连接结构(through-chipconnection)，用以提供在两个接触组件(contact element)在不同的芯片表面上的电性连接。芯片的电路可以由邻接的接触组件电性连接至邻近的芯片，其中，堆栈内存芯片之间没有任何的间隔物，以得到每单位体积下具有较高的储存密度的堆栈内存芯片。

然而，在堆栈内存芯片中的缺点在于其良率很低、这是由于在单一颗晶及多数个芯片封装的制备步骤中，每一个步骤具有相似性的制备缺陷存在。因此，使用堆栈芯片技术会降低制备良率。

于公知技术中，如图1所示，美国公告6,908,792号专利公开不同形态的芯片的堆栈结构，其包括：软性基板具有上表面及下表面，且在上表面具有至少第一图案(pattern)及在下表面具有第二图案的软性基板，且第一图案及第二图案彼此电性连接；具有第一封装芯片的芯片封装结构设置且电性连接在第一图案上，及具有第二封装芯片的芯片封装结构设置且电性连接第二图案，其中，具有第一封装芯片的芯片封装结构不同于具有第二封装芯片的芯片封装结构；由将软性基板折弯使得在软性基板上的第二图案由第二图案上的焊垫电性连接至具有第一封装芯片的芯片封装结构上的接脚(lead)。

于另一美国公告6,683,377号专利公开多芯片堆栈内存封装结构，如图2A所示，其主要技术是将相同尺寸或是不同尺寸的芯片相互堆栈，由此可以形成薄形的多芯片封装结构。在此技术中，芯片贴附在一连续的软性基板的一表面上，此软性基板具有一金属层，且由打线电性连接至芯片的焊垫，以及电性连接至在金属层上的金手指。内连接组件，例如锡球，连接至软性基板的另一表面，且在芯片的另一相反面。接着，将基板弯折使得第一芯片由一绝缘层贴附且固接于第二芯片。又如图2B所示，是在基板上贴附另一芯片，接着将基板弯折，以使得另一芯片朝向基板的表面且其芯片的背面由锡球与弯折的基板的表面电性连接。

在上述以可挠性连接组件或是软性基板作为芯片堆栈的公知技术中，如何在可挠性连接组件或是软性基板的弯折过程中，保持每一个芯片之间的对准的精确度，是很困难的。

发明内容

本发明的目的在于提供一种芯片封装的堆栈结构，可以不用考虑可挠性连接组件或是软性基板在形成堆栈封装的过程中，需要保持每一个芯片之间的对准的精确度的问题。