[发明专利]金属布线结构的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种金属布线结构的制作方法。

背景技术

通常，半导体制程是用淀积工艺、光刻工艺、刻蚀工艺等在硅晶片上形成集成电路的器件。为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行互连，也就是金属布线。金属布线中最为常规的工艺是金属双镶嵌工艺以及金属内连线工艺。

金属双镶嵌工艺是用金属材料填充通孔和沟槽的工艺，其中通孔和沟槽是通过选择性蚀刻层间绝缘膜形成的。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌工艺。金属内连线工艺是用金属材料填充通孔或者沟槽的工艺，例如申请号为CN02105018的中国专利申请文件所提供的金属内连线结构的制作方法。

集成电路内连线的一个常规结构参考附图1所示，提供半导体衬底100，所述半导体衬底100通常已具有功能器件，例如MOS晶体管等。在所述半导体衬底100上形成有第一刻蚀阻挡层109以及第一金属层间介质层101，所述第一金属层间介质层为低介电常数材料如黑金刚石(black diamond)等，通常采用等离子强化化学气相沉积的方法形成。在第一金属层间介质层101中形成有插塞结构102a，102b以及103，所述的插塞结构内的填充金属例如铜。插塞结构的形成方法为：采用刻蚀工艺在第一金属层间介质层101中形成开口，随后采用化学气相沉积的方法在开口内填充金属例如铜，最后采用化学机械抛光的方法抛光填充的金属材料，形成插塞结构。

在第一金属层间介质层101上，形成有第二刻蚀阻挡层104，材料例如是氮化硅等，第二刻蚀阻挡层104上，形成有第二金属层间介质层105，所述第二金属层间介质层如氟硅玻璃和低介电常数材料如黑金刚石等在第二金属层间介质层105内，形成分别与插塞结构102a，102b以及103电连接的互连结构106以及107，附图1中，所述的互连结构106以及107为双镶嵌结构，填充双镶嵌结构106以及107的材料为金属铜。形成双镶嵌结构的方法也为常规方法，在第二金属层间介质层105中形成通孔和沟槽，并在通孔和沟槽内填充金属材料后，采用化学机械抛光的方法进行平坦化处理。之后，在第二金属层间介质层105上形成第二刻蚀阻挡层108。

上述的形成插塞结构102a，102b以及103以及互连结构106和107的工艺方法，进行化学机械抛光处理之后，会进入下一道处理工序，在转移进入下一道工序的过程中，所述的插塞结构102a，102b以及103以及互连结构106和107表面的金属材料会被氧化，形成金属氧化物，并且表面会吸附水，有机污染物等杂质，尤其是，转移进入下一道工序的间隔时间(Q-Time)较大时，例如，大于2小时，上述的氧化现象更加严重。

在插塞结构102a，102b以及103以及互连结构106和107的金属材料表面存在较多的金属氧化物以及H₂O，有机污染物等杂质时，第一金属层间介质层与第一刻蚀阻挡层，第二金属层间介质层与第二刻蚀阻挡层之间的结合强度都显著下降。

在附图1所示的集成电路内连线结构中，随着半导体器件的尺寸进一步缩小，第一金属层间介质层和第二金属层间介质层更多的采用低介电常数(Low-K)绝缘材料，由于低介电常数材料相对于常规的介电材料例如氧化硅具有较差的击穿特性，因此，在相邻的插塞结构之间，例如插塞102a和插塞102b，或者相邻的互连结构106和107之间，由于绝缘材料之间的第一金属层间介质层与第一刻蚀阻挡层，第二金属层间介质层与第二刻蚀阻挡层之间的结合强度下降，以及形成的金属氧化物例如氧化铜的扩散，在插塞102a和插塞102b，以及相邻的互连结构106和107之间，会产生明显的电子迁移，产生电击穿现象。

发明内容

有鉴于此，本发明解决的技术问题是提供一种金属布线结构的制作方法，去除互连结构金属表面的金属氧化物以及吸附的杂质，从而避免在相邻的互连结构之间产生电击穿的现象。

一种金属布线结构的制作方法，包括，提供半导体衬底以及位于半导体衬底上的金属层间介质层；在金属层间介质层内形成互连结构；等离子体处理所述互连结构；在金属层间介质层以及互连结构上形成刻蚀阻挡层。

进一步，所述等离子体为NH₃、N₂等离子体，优选的，N₂与NH₃的流量之比为1∶(1～6)。

更进一步，NH₃的流量为1000～3000sccm，N₂的流量为500-1000sccm。