[发明专利]SPI4.2总线桥接实现方法及SPI4.2总线桥接器件

说明书

技术领域

本发明涉及系统包接口(SPI，System Packet Interface)总线技术，尤其涉及一种SPI4.2总线桥接实现方法及SPI4.2总线桥接器件。

背景技术

SPI4.2总线作为一种可支持多个逻辑通道的数据传输标准，在高性能处理器或路由器中得到广泛应用。图1所示为一般中高端路由器线路板的硬件框图，包括：物理(PHY)层器件、媒质接入控制(MAC)层器件、网络处理器(NPU)或中央处理器(CPU)、流量管理(TM)和交换网适配器件以及交换网(Switch Fabric)，所述MAC层器件还包括高级数据链路控制HDLC等器件，其中，MAC层器件与NPU或CPU、以及NPU或CPU与TM和交换网适配器件之间均是通过SPI4.2总线互连，NPU或CPU至少需要提供两条完全独立的SPI4.2总线分别连接到MAC器件及TM和交换网适配器件上(图1中将每条总线的发送方向和接收方向分别独立图示)。

参见图2所示，在实际应用中，为业务需要，通常希望在一个线路板的NPU或CPU与MAC层器件相连的接口上提供两条独立的SPI4.2总线(图2中以SPI4.2A和SPI4.2B区分)，以便实现单个线路板槽位可以支持两个不同的MAC层器件。但是，由于额外增加一条独立的SPI4.2总线需要占用很多引脚，因此，对于已经商用的器件来说，再在NPU或CPU上增加一条SPI4.2总线基本不可行。为了解决该问题，图3示出了一种基于SPI4.2总线桥接器件的中高端路由器线路板硬件实现方案，其中，SPI4.2总线桥接器件可以将NPU或CPU上的单一SPI4.2总线扩展为两条完全独立的SPI4.2A和SPI4.2B总线。本文中为便于描述，将SPI4.2总线桥接器件与NPU或CPU相连的SPI4.2总线称作主路SPI4.2总线，将SPI4.2总线桥接器件与MAC层器件相连的两条总线SPI4.2A和SPI4.2B称作支路SPI4.2总线；并且，将物理层器件到交换网的方向称作上行方向，将交换网到物理层器件的方向称作下行方向。

目前，SPI4.2总线桥接器件主要通过一个2:1的复用解复用器件实现，该器件不具备数据缓存能力，在上行方向，SPI4.2总线桥接器件只是简单地通过轮询的方式将两个支路SPI4.2总线发来的数据依次调度到主路SPI4.2总线上进行传输。按照上述轮询的方式，只有在两个支路上行数据流量较少的情况下，才可以保证数据报文的及时发送，不会造成网络拥塞。但是，数据网络中的流量通常都具有突发性特点，如果两个支路同时出现较大突发流量，而SPI4.2总线桥接器件又不具备数据缓存能力，那么就会造成主路SPI4.2总线拥塞，并最终导致大量的数据报文因来不及发送而丢失或者是重传。

发明内容

有鉴于此，本发明的目的在于提供一种SPI4.2总线桥接实现方法及SPI4.2总线桥接器件，在网络存在突发流量时，减少报文丢失或重传。

为达到上述目的，本发明提供的技术方案如下：

一种SPI4.2总线桥接实现方法，在SPI4.2总线桥接器件上外接存储器，该方法包括：

在支路SPI4.2总线到主路SPI4.2总线的上行方向，当主路SPI4.2总线拥塞时，SPI4.2总线桥接器件先将支路SPI4.2总线发来的数据通过外接的存储器进行缓存，然后再将存储器中缓存的数据调度到主路SPI4.2总线上发送出去；当主路SPI4.2总线不拥塞时，SPI4.2总线桥接器件直接将来自支路SPI4.2总线的数据发送到主路SPI4.2总线上；

在主路SPI4.2总线到支路SPI4.2总线的下行方向，SPI4.2总线桥接器件直接将来自主路SPI4.2总线的数据透传到支路SPI4.2总线上发送出去。

所述缓存之前进一步包括：SPI4.2总线桥接器件接收支路SPI4.2总线发来的数据，并根据预先设定的报文丢弃算法判断是缓存还是丢弃该数据，如果是缓存，则将该数据缓存到外接的存储器中；否则，直接丢弃。

所述报文丢弃算法为加权随机早期检测WRED算法，所述SPI4.2总线桥接器件接收到支路SPI4.2总线发来的数据后，根据该支路对应的接收方向的报文缓存队列长度及预先设定的最低门限值和最高门限值判断是否丢弃数据。