[发明专利]微处理器系统总线与微处理器接口总线转换装置及方法

权利要求书

1.一种微处理器系统总线与微处理器接口总线的转换装置，其特征在于，包括：

控制信号处理模块：用于接收微处理器通过控制总线发送的控制信号，在所述控制信号中的读操作信号或者写操作信号有效时，使外围器件的微处理器接口MPI总线上的片选信号有效；

读写操作模块：用于在所述控制信号中的写操作信号有效时，接收并存储微处理器通过数据总线发送的第一并行数据，在所述控制信号中的读操作信号有效时，将存储的第二并行数据发送到所述数据总线上；

并行与串行数据转换模块：用于在所述控制信号中的写操作信号有效时，将所述读写操作模块中存储的第一并行数据逐位依次发送到所述MPI总线的数据输入信号线上，在所述控制信号中的读操作信号有效时，从所述MPI总线的数据输出信号线上接收与所述数据总线位数相同的一组串行数据并逐位依次存储到所述读写操作模块中，形成所述第二并行数据。

2.如权利要求1所述的装置，其特征在于，所述读写操作模块包括写寄存器和读寄存器，其中：

所述写寄存器用于在所述控制信号中的写操作信号有效时，接收并存储所述第一并行数据，以及所述并行与串行数据转换模块用于将所述写寄存器中存储的第一并行数据逐位依次发送到所述MPI总线的数据输入信号线上，所述微处理器通过控制总线发送写操作信号时，还通过地址总线发送所述写寄存器的访问地址信息以选定所述写寄存器；

所述并行与串行数据转换模块用于当所述控制信号中的读操作信号有效时，将接收到的所述一组串行数据逐位依次存储到所述读寄存器中，形成所述第二并行数据，以及所述读寄存器用于将存储的所述第二并行数据发送到所述数据总线上，所述微处理器通过控制总线发送读操作信号时，还通过地址总线发送所述读寄存器的访问地址信息以选定所述读寄存器。 

3.如权利要求1所述的装置，其特征在于，所述装置还包括MPI片选寄存器，其中： 

所述控制信号处理模块还用于在所述控制信号中的读操作信号或者写操作信号有效时，设置所述MPI片选寄存器中的片选信号，使所述MPI总线上的片选信号有效，否则设置所述MPI片选寄存器中的片选信号，使所述MPI总线上的片选信号无效；以及 

所述MPI片选寄存器用于向所述MPI总线的片选信号线发送片选信号。 

4.如权利要求1、2或3所述的装置，其特征在于，所述装置还包括： 

分频电路模块：用于对接收到的高频时钟信号进行分频，转换为满足MPI总线要求的低频时钟信号并发送到所述MPI总线的时钟信号线上。 

5.如权利要求4所述的装置，其特征在于，所述装置还包括晶体振荡器，用于生成所述高频时钟信号；或者， 

所述高频时钟信号由所述微处理器提供。 

6.如权利要求1、2或3所述的装置，其特征在于，所述装置还包括复位寄存器，其中： 

所述控制信号处理模块还用于在所述控制信号中的复位信号有效时，设置所述复位寄存器，以生成满足MPI总线要求的复位信号，所述微处理器通过控制总线发送复位信号时，还通过地址总线发送所述复位寄存器的访问地址信息以选定所述复位寄存器；以及 

所述复位寄存器用于向所述MPI总线的复位信号线发送所述满足MPI总线要求的复位信号。 

7.如权利要求1、2或3所述的装置，其特征在于，所述装置还包括中断查询寄存器，其中： 

所述控制信号处理模块还用于当外围器件使所述MPI总线上的中断信号有效时，设置所述中断查询寄存器，以生成中断请求信号；以及 

所述中断查询寄存器用于向所述控制总线发送所述中断请求信号。 

8.如权利要求7所述的装置，其特征在于，所述装置还包括中断屏蔽寄存器，其中：

当所述微处理器拒绝响应中断请求信号时，所述微处理器通过地址总线发送所述中断屏蔽寄存器的访问地址信息以选定所述中断屏蔽寄存器，并通过数据总线设置所述中断屏蔽寄存器；以及

所述控制信号处理模块还用于在所述中断屏蔽寄存器被设置时，屏蔽所述MPI总线上的中断信号。