[发明专利]一种基于多FPGA的控制系统

说明书

技术领域

本发明涉及一种基于FPGA的控制系统，尤其是涉及基于多FPGA的嵌入式控制系统。 

背景技术

现代集成电路设计中，FPGA的使用日渐普遍，尤其在ASIC设计及应用领域，FPGA既可担当ASIC设计流程中的原型验证，亦可在要求相对简单的ASIC设计中直接扮演ASIC角色。同时，由于FPGA固有的硬件特性，使得在ASIC设计前期就可以并行设计外围电路及应用软件，从而缩短了芯片验证所需要的时间，加快了研发速度。 

随着集成电路设计规模的日渐庞大，尽管FPGA不断地更新换代，但是一块FPGA已经渐渐无法满足设计的需求，随之而来的多FPGA解决方案逐渐为业内所应用。然而，在多FPGA解决方案中，经常会发现，在完成每个FPGA的平均分配资源后，连线资源通常不能满足需求。如何在此类系统中分布资源，如何合理使用FPGA之间的连线资源，以及如何同时兼顾解决上述两个问题，一直是业内比较棘手的问题。 

现有技术中，比较常见的方法是采用分割工具或者复制系统功能模块的方法解决上述问题。在第一种方法中，使用诸如美国Synplicity公司的Certify软件等FPGA分片工具，通常这些工具根据设计的大小、FPGA的数量以及设计的运行速度，提供较为智能的FPGA分片方案。这种分割法部分考虑了多片FPGA之间的连线资源，同时，当连线资源不能满足要求时，分片工具提供一种方法使得连线资源为多个输入、输出复用。但是，这种复用通常会使连线部分的吞吐量增大，总线速度大幅下降。在第二种方法中，系统中某些功能模块拥有较多的连线，且与其相连的功能模块不得不分布在多个FPGA中，这时可以复制这些功能模块到多个FPGA当中，以此减少FPGA之间的连线。但是，这样的解决方法中，首先对可复制的功能模块有严格的限制，即该类模块必须相对独立且与外部没有连接，即该功能模块不能是接口模块；另外，由于在多FPGA方案中，FPGA面积本身就是瓶颈，复制的模块需要占用一定面积，则会导致该瓶颈问题更加突出。

综上，多FPGA控制系统的现有技术中的解决方案中，无论采用何方案，系统的结构都没有大的改变，图1现有技术的系统结构图，图2是现有技术的存储控制单元结构图，如图所示，此类系统的存储控制所采用的模式是集中统一控制。 

发明内容

本发明的目的是针对现有技术中多FPGA控制系统的存在的上述问题，提出了一种全新的基于多FPGA的控制系统，从系统的结构层面解决了此类系统中内部资源分配与外部连线之间的矛盾。 

本发明提供了一种基于多FPGA的控制系统，该系统包括存储控制部件、若干功能模块、外部存储器，其中，所述的存储控制部件由多级存储控制单元组成，该多级存储控制单元依次串行连接在所述的若干功能模块和外部存储器之间，且根据需要分布在多个FPGA中。 

优选的是，所述的同一个存储控制单元的各组成部分位于一个FPGA中。 

可选的是，所述的多级存储控制单元中，与外部存储器直接连接的为主存储控制单元，该主存储控制单元含有存储器接口、下位存储控制单元接口。 

其中，所述的多级存储控制单元中，与功能模块直接连接的为最下位级存储控制单元，其中的每个最下位级存储控制单元均含有上级控制单元接口、各功能模块接口。 

其中，所述的多级存储控制单元中，位于所述的最下位级存储控制单元与主存储控制单元之间的为中间级，该中间级各存储控制单元均含有上级控制单元接口、下级控制单元接口。 

其中，优选的是，所述的中间各级存储控制单元中，同级别的单元采用相同的通信协议。 

可选的是，在基于多FPGA的控制系统中，组成存储控制部件的各存储控制单元的结构组成中，还含有优先级仲裁器，该仲裁器根据优先级算法，对其所接收的存储器访问请求进行排队。 

可选的是，在基于多FPGA的控制系统中，组成存储控制部件的各存储控制单元的结构组成中，还含有协议转换器，该协议转换器负责其与上下级模块之间的协议转换。 

可选的是，在基于多FPGA的控制系统中，组成存储控制部件的各存储控制单元的结构组成中，还含有控制器、寄存器组和缓存器。 

可选的是，所述的控制系统为嵌入式。