[发明专利]一种微处理器内部寄存器堆的设计和访问方法无效
申请号: | 200810116924.2 | 申请日: | 2008-07-21 |
公开(公告)号: | CN101324837A | 公开(公告)日: | 2008-12-17 |
发明(设计)人: | 刘勇;谢劲松;张吉豫;陈钟 | 申请(专利权)人: | 北京大学 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 北京市商泰律师事务所 | 代理人: | 毛燕生 |
地址: | 1008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 微处理器 内部 寄存器 设计 访问 方法 | ||
1.一种微处理器寄存器堆的设计和访问方法,包括:
寄存器堆结构的矩阵化设计步骤,所述微处理器寄存器堆中的n个寄存器中的每个寄存器根据处理器数据通路的宽度划分成m个等长的子寄存器,并为每个所述子寄存器用一个唯一的名字命名,形成n×m矩阵式寄存器堆结构;
寄存器堆访问的矩阵化设计步骤,根据所述每个寄存器的相应名称进行寄存器堆的数据访问,并根据所述数据通路的要求,规定同时访问的目的和源子寄存器的数目,通过增加新的指令来访问矩阵化的寄存器堆;
寄存器堆计算的矩阵化设计步骤,通过增加新的指令以新的寄存器名字进行计算;通过增加新的指令,同时对多个子寄存器进行读、写及各种逻辑运算,
所述微处理器寄存器堆的设计和访问方法的特征在于,
当所述微处理器寄存器堆中的寄存器是64位寄存器时,m=8,在所述寄存器堆访问的矩阵化设计步骤中,同时访问任意8个所述子寄存器;
当所述微处理器寄存器堆中的寄存器是32位寄存器时,m=4,在所述寄存器堆访问的矩阵化设计步骤中,同时访问任意4个所述子寄存器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810116924.2/1.html,转载请声明来源钻瓜专利网。