[发明专利]快速鉴相与自动传输单元

说明书

技术领域

本发明涉及一种用于阵列感应测井仪器的FPGA单片的鉴相与通讯单 元。

背景技术

在目前的阵列感应测井仪器的FPGA(现场可编程门阵列)单片中，鉴 相技术主要是模拟技术鉴相和计算技术鉴相。模拟技术鉴相主要是通过对两 道信号过零点的时基差异用模拟技术提取，其存在的主要问题是精度较难控 制和电路比较复杂。而计算技术鉴相目前只是以相关计算方法为主，其存在 的主要问题是需要搭建嵌入式运行系统，其最小系统从电路规模来讲也是相 当不小的。

发明内容

本发明所要解决的技术问题在于提供一种快速鉴相与自动传输单元，能 够实现微秒级快速和精度可调的鉴相与通讯功能。

本发明的一种快速鉴相与自动传输单元，包括：第一差分方波生成模块、 第二差分方波生成模块、第一整形锐取模块、第二整形锐取模块、数字采样 模块、数字滤波控制模块、数字滤波模块和通讯模块；其中，

所述第一差分方波生成模块用于向一路待测信号叠加一定频率和波长的 方波；

所述第一整形锐取模块用于将叠加了方波信号的一路信号转变为同步窄 脉冲信号；

所述第二差分方波生成模块用向二路待测信号叠加与所述第一差分方波 生成模块生成的频率和波长相同的方波；

所述第二整形锐取模块用于将所述第二差分方波生成模块产生的方波变 为同步窄脉冲；

所述数字采样模块对第一整形锐取模块和第二整形锐取模块产生的两路 窄脉冲进行延迟可编程控制、数字采样与样品甄别；

所述数字滤波控制模块用于对所述数字采样模块采样的数字信号的数字 滤波处理参数进行控制；

所述数字滤波模块用于对经过所述数字滤波控制模块滤波处理的数字信 号进行噪音去除处理；

所述通讯模块用于将所述数字滤波模块噪音处理的信号上传。

本发明具有如下有益效果：

1)本发明可以以微秒级的速度快速输出相位差，因各种精度的位长耗时 小于待鉴信号的半周期，故无需涉及到模拟技术的非线性特质的离散性选择 和稳定性差等问题，也无需涉及到嵌入式技术的算法运行等待与结构复杂等 问题；

2)本发明还可以实现精度无上限，而仅取决FPGA芯片规模与工艺技术， 克服了模拟技术需与器件精度挂钩及嵌入式技术的时间换精度差等问题；

3)本发明体积小巧，即便加上通信功能也可方便地嵌入各种FPGA芯片 中，实现真正的‘单片’技术，而无需模拟技术与嵌入式技术所需要的专门 电路。

附图说明

图1为本发明结构示意框图；

图2为本发明信号处理流程图；

图3为实现本发明部分单元的电路结构示意图。

具体实施方式

如图1、2所示，本发明包括：第一差分方波生成模块3、第二差分方波 生成模块4、第一整形锐取模块5、第二整形锐取模块6、数字采样模块7、 数字滤波控制模块8、数字滤波模块9和通讯模块10。信号传输与处理的过 程如图2所示，具体是：

一路信号1经过第一差分方波生成模块3后，被叠加上2k的方波，经过 叠加后的信号传输到第一整形锐取模块5，第一整形锐取模块5用于对一路 信号1进行整形和精确边缘锐取，并由该第一整形锐取模块5生成同步窄脉 冲，然后该窄脉冲传输到数字采样模块7。

二路信号2经过第二差分方波生成模块4后被叠加上与第一差分方波生 成模块3产生的波长和相位都相同的方波信号，叠加了方波信号的信号经过 第二整形锐取模块6后，也生成同步窄脉冲，并与第一整形锐取模块5产生 的窄脉冲一同进入到数字采样模块7。

数字采样模块7对进来的两路同步窄脉冲信号进行延迟可编程控制、数 字采样与样品甄别。

数字滤波控制模块8用于对数字采样模块7采样的数字信号的数字滤波 处理参数进行控制。

这样，经过数字采样模块7采样后的信号传输到数字滤波模块9进行处 理，去除掉信号中的噪音信号等。最后，通过通讯模块10将该经过滤波控制 的信号上传，从而实现了快速鉴相和自动传输的功能。