[发明专利]频率合成器

说明书

技术领域

本发明涉及一种频率合成器。

背景技术

已经研发了具有微处理器的大型集成电路装置。典型地，在微处理器中，执行由程序指定的操作的操作装置可以与时钟同步地工作。

通常用频率合成器电路来产生时钟，该频率合成器电路使用PLL(锁相环路)。

但是，因为PLL的相位噪声对系统直接产生影响，所以设计低抖动(jitter)的频率合成器很重要。

因此，本领域需要改良的频率合成器。

发明内容

本发明的实施例提供一种频率合成器。

根据本发明的实施例，频率合成器设置为具有低抖动部件。

此外，实施例可提供能够将功耗最小化的频率合成器。

根据一个实施例的频率合成器包括：相位频率检测器，用于基于基准信号与比较信号之间检测到的频率差和相位差，产生向上信号和向下信号；电荷泵，用于根据所述向上信号或所述向下信号，通过充电或放电电压来输出控制信号；压控振荡器，用于根据所述电荷泵输出的所述控制信号来输出具有一个频率的信号作为振荡输出信号；占空因数校正电路，连接于所述压控振荡器，以补偿占空因数；以及反馈分频器，通过划分所述振荡输出信号的频率，将所述比较信号提供给所述相位频率检测器。

利用本发明，可提供具有低抖动部件的频率合成器。此外，还可提供能够将功耗最小化的频率合成器。

附图说明

图1是示出根据本发明实施例的频率合成器的方框图。

图2是示出根据本发明实施例的相位频率检测器的电路图。

图3是示出根据本发明实施例的频率合成器的电荷泵的电路图。

图4是示出根据本发明实施例的频率合成器的压控振荡器的电路图。

图5是示出根据本发明实施例的频率合成器的占空因数校正电路的电路图。

具体实施方式

下面参照附图描述根据实施例的频率合成器。

图1是示出根据实施例的频率合成器的方框图。

根据实施例，题述频率合成器100适于获得650MHz的输出频率特性。

参照图1，频率合成器100可包括相位频率检测器(PFD)10、电荷泵(CP)20、压控振荡器(VCO)30、占空因数校正电路(DCC)40、以及反馈分频器(divider)50。

在另一实施例中，频率合成器100可包括基准分频器70和后置分频器(post divider)60。根据实施例，基准分频器70可设计为4位可编程分频器，反馈分频器50可设计为8位可编程分频器，后置分频器60可设计为3位可编程分频器。

图2是示出根据实施例的PFD 10的电路图。

参照图2，PFD 10可检测基准信号f_R与比较信号f_S之间的相位差和频率差。当与基准信号f_R的相位相比，比较信号f_S的相位落后时，PFD 10输出相位误差向上(up)信号。而当与基准信号f_R的相位相比，比较信号f_S的相位领先时，PFD 10输出相位误差向下(down)信号。

根据实施例，PFD 10构造为使得该PFD 10能够检测频率以及相位。

再参照图1，PFD 10对基准信号f_R与比较信号f_S做比较，然后将与这两个信号之间的频率差、相位差相应的相位误差向上/向下信号输出到CP 20，其中基准信号f_R可以是基准分频器70的输出信号，比较信号f_S可以是反馈分频器50的输出信号。

再参照图2，PFD 10中可包括延迟单元11，使得PFD 10能够将相位误差向上/向下信号同时变为高时出现的死区(dead zone)现象最小化。

PFD 10的输出信号可用于控制CP 20。这可以通过改变CP 20中包括的环路滤波器23的值来实现。

图3是示出根据实施例的CP 20的电路图。

CP 20可包括电流源和开关电路21、缓冲电路22和环路滤波器23。

CP 20基于相位误差向上信号对环路滤波器23充电，基于相位误差向下信号对环路滤波器23放电。

环路滤波器23用作低通滤波器。具体而言，环路滤波器23允许低频带的输出信号通过，使得输出信号能够传输给VCO 30。