[发明专利]闪速存储器件及其块选择电路

说明书

对相关申请的交叉引用

本申请要求了提交于2008年3月28日的韩国专利申请号 10-2008-0028863的优先权，该申请的全部内容通过引用合并于此。

技术领域

本发明涉及一种闪速存储器件。

背景技术

在闪速存储器件中，坏块指的是即使执行列修复也不能修复的块。坏 块的数目通常要求不超过总块数的2％。

在闪速存储器件制造过程中晶片测试时检测坏块。通过切割使能被确 定为坏块的存储块的路径中的块熔丝，相应块被硬件禁止。块熔丝在被切 割时使得不可能使能块的字线，从而禁止相应块的工作。

图1是示出了采用常规块熔丝的块选择电路的电路图。此图示出了输 出块使能信号的块选择电路的一部分。块选择电路110选择闪速存储器件 的存储块120。块选择电路110包括第一至第三与非(NAND)门NA1 至NA3以及熔丝F。块选择电路110通常被包括在闪速存储器件的X解 码器中。

第一NAND门NA1将输入块地址XA、XB、XC和XD输出至节点 a1。块地址XA、XB、XC和XD是使用行地址来解码的块地址。行地址 连同闪速存储器件的编程或读取操作命令一起输入。

熔丝F连接在第一NAND门NA1和节点a1之间。

第一NAND门NA1的输出由块地址XA、XB、XC和XD(下文中 称作“XABCD”)决定。在块地址XABCD为高电平时，第一NAND门 NA1输出低电平信号，从而使节点a1处于低电平。此外，低电平的控制 信号PGMPREb被输入至第二NAND门NA2，第二NAND门NA2又输 出低电平信号。相应地，使能信号被输入至块地址XABCD所对应的块。

该块选择电路连接至每个块。该块选择电路适于不将使能信号输入至 被识别为坏块的块。对于坏块而言，熔丝F被切割。

此外，第二NAND门NA2将节点a1的信号电平与编程控制信号 PGMPREb逻辑地组合并将结果输出至节点a2。第三NAND门NA3将 节点a2的逻辑电平与使能信号EN逻辑地组合并将结果输出至节点a3。 根据节点a2和节点a3的逻辑电平来选择存储块120。

图2是图1中所示电路的时序图。在低电平的编程控制信号 PGMPREb和高电平的使能信号EN被施加时，块地址信号XABCD被输 入至第一NAND门NA1。

因此，用于选择块的信号BLKWL被预充电至高电平。如果块被处 理为坏块并且熔丝F被切割，则在编程控制信号PGMPREb转为高电平 时，信号BLKWL转为低电平。因此，相应的存储块120被禁止。

块选择电路110是用于使闪速存储器件工作的重要元件。然而，为了 减小闪速存储器件的尺寸，期望减小块选择电路110的尺寸。

发明内容

本发明涉及一种可通过减少块选择电路中使用的晶体管的数目来减 小块选择电路所占用的面积的闪速存储器件及其块选择电路。

根据本发明的一方面的闪速存储器件包括：存储单元块，其中多个存 储单元、漏极选择晶体管和源极选择晶体管以串结构相连接；包括地址计 数器的控制器，其中地址计数器响应于输入地址信号而产生并输出块地址 信号以便选择存储单元块；以及块选择电路，其响应于块地址信号而控制 漏极选择晶体管及源极选择晶体管并使能或禁止存储单元块。

块选择电路可包括：控制信号输出部分，用于输出通过采用块地址信 号来使能或禁止连接至控制信号输出部分的存储块的控制信号，其中块地 址信号根据输入地址来被解码并被提供；工作控制器，用于根据控制信号 的逻辑电平来关断连接至工作控制器的存储块的漏极选择晶体管及源极 选择晶体管；以及切换装置，用于切换控制信号以使得控制信号作为块选 择控制信号输入至工作控制器。

控制信号输出部分可包括：逻辑组合装置，用于逻辑地组合块地址信 号并输出组合信号；以及反相装置，用于将逻辑组合装置的输出信号反相 并输出反相信号作为控制信号。

切换装置可根据预充电控制信号来工作。

工作控制器可根据逻辑组合装置的输出信号来工作。