[发明专利]提高标准单元库性能的测量装置

说明书

本申请要求于2007年6月26日提交的第P2007-0062702号韩 国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及通过测试元件组(test element group，TEG)来检验 标准单元库的性能，更特别地，涉及一种测量装置，当在不同的TEG 中使用环形振荡器来检验标准单元库的性能时该测量装置用来提 高标准单元库中的标准单元的性能。

背景技术

图1是示出了传统环形振荡器的结构的框图。

通常，环形振荡器由多个延时链(delay chains)102到103组 成。如图1中所示，一个延时链102具有与非门101和一连串反相 器IV-1到IV-N。也就是说，延时链102包括与非门101，第一个反 相器IV-1和第二个反相器IV-2，其中第一个反相器IV-1具有与与 非门101的输出相连的输入，而第二个反相器IV-2具有与第一个反 相器IV-1的输出相连的输入。以这种方式，反相器IV-1到IV-N被 顺序相连直到第N个反相器IV-N，从而构成链状结构。

第N个反相器IV-N的输出被输出到外部的同时被反馈给与非 门101的输入。

此外，设置了延时链103，其为任意标准单元类型。

具有上述结构的环形振荡器输出脉冲104A和104B，每个输出 脉冲均具有一定的周期。

每个输出脉冲104A或104B均具有一个宽度，该宽度对应于 标准单元的总传输时延，其中标准单元构成环形振荡器中的延时链 102到103。

通过使用示波器来测量每个脉冲104A或104B的宽度并将所 测得的宽度乘上SPICE中的低到高时延比率以获得每个组成环形 振荡器的标准单元的低到高时延。

图2是示出了传统数字处理监控电路的结构的框图。

参考图2，传统数字处理监控电路包括环形振荡器201，异步 脉动计数器202，本地计数器203以及寄存器接口和控制单元205。

寄存器接口和控制单元205接收外部时钟信号CLK，启动指令 DPM_START和测试循环周期DPM_COUNT_DOWN并输出测试结 束信号DPM_DONE和由异步脉动计数器202产生的计数值 DPM_COUNT。

一旦接收到启动指令DPM_START，寄存器接口和控制单元 205就会输出一个使能信号ENABLE给环形振荡器201以便启动环 形振荡器201工作。

一旦收到使能信号ENABLE，环形振荡器201就会产生时钟脉 冲RING_OSC_CLK 204并传输给异步脉动计数器202和寄存器接 口和控制单元205。

异步脉动计数器202响应于时钟脉冲RING_OSC_CLK 204进 行递减计数。

当启动指令DPM_START施加于寄存器接口和控制单元205 时，本地计数器203接收来自寄存器接口和控制单元205的测试循 环周期DPM_COUNT_DOWN。在收到测试循环周期 DPM_COUNT_DOWN后，本地计数器203以2^{DPM_COUNT_DOWN}为单 位递减计数。

当本地计数器203的值到达0时，本地计数器203传输测试结 束信号DPM_DONE给寄存器接口和控制单元205。一旦收到测试 结束信号DPM_DONE，寄存器接口和控制单元205停止整个电路 操作。这时，异步脉动计数器202产生计数值DPM_COUNT并将 其传输给寄存器接口和控制单元205。

然后，寄存器接口和控制单元205输出从异步脉动计数器202 传输的计数值DPM_COUNT。

最后，使用来自寄存器接口和控制单元205的复位信号RESET 对异步脉动计数器202进行初始化。这时，来自寄存器接口和控制 单元205的同步停止信号SYNC_STOP使环形振荡器201停止。

使用寄存器接口和控制单元205输出的计数值DPM_COUNT 测量来自环形振荡器201的时钟脉冲204的周期。

图3是示出了用于测量环形振荡器速度的传统装置的结构的框 图。

参考图3，传统环形振荡器速度测量装置包括环形振荡器316， 环形计数器307，使能控制器EN 308，系统计数器311和计数检测 器COUNT DET 312。